Abstract The present invention provides a semiconductor device that achieves both low power consumption and high performance. Provided is a semiconductor device comprising a first semiconductor layer, a second semiconductor layer, a first conductive layer, a second conductive layer, a third conductive layer, a first insulation layer, and a second insulation layer. The first insulation layer is provided on the first conductive layer. The second conductive layer is provided on the first insulation layer. The first insulation layer and the second conductive layer have an opening that reaches the first conductive layer. The first semiconductor layer makes contact with an upper surface of the first conductive layer, a side surface of the first insulation layer, and an upper surface and a side surface of the second conductive layer. The second semiconductor layer is provided on the first semiconductor layer. The second insulation layer is provided on the second semiconductor layer. The third conductive layer is provided on the second insulation layer. The conductivity of the first semiconductor layer is higher than the conductivity of the second semiconductor layer. La présente invention concerne un dispositif à semi-conducteur qui permet d'obtenir à la fois une faible consommation d'énergie et une performance élevée. L'invention concerne un dispositif à semi-conducteur comprenant une première couche semi-conductrice, une seconde couche semi-conductrice, une première couche conductrice, une deuxième couche conductrice, une troisième couche conductrice, une première couche d'isolation et une seconde couche d'isolation. La première couche d'isolation est disposée sur la première couche conductrice. La deuxième couche conductrice est disposée sur la première couche d'isolation. La première couche d'isolation et la deuxième couche conductrice ont une ouverture qui atteint la première couche conductrice. La première couche semi-conductrice entre en contact avec une surface supérieure de la première couche conductrice, une surface latérale de la première couche d'isolation, et une surface supérieure ainsi qu'une surface latérale de la seconde couche conductrice. La seconde couche semi-conductrice est disposée sur la première couche semi-conductrice. La seconde couche d'isolation est disposée sur la seconde couche semi-conductrice. La troisième couche conductrice est disposée sur la seconde couche d'isolation. La conductivité de la première couche semi-conductrice est supérieure à la conductivité de la seconde couche semi-conductrice. 低い消費電力と高い性能が両立した半導体装置を提供する。 第1の半導体層と、第2の半導体層と、第1の導電層と、第2の導電層と、第3の導電層と、第1 の絶縁層と、第2の絶縁層と、を有する半導体装置とする。第1の絶縁層は、第1の導電層上に設 けられる。第2の導電層は、第1の絶縁層上に設けられる。第1の絶縁層及び第2の導電層は、第 1の導電層に達する開口を有する。第1の半導体層は、第1の導電層の上面、第1の絶縁層の側面、 並びに第2の導電層の上面及び側面と接する。第2の半導体層は、第1の半導体層上に設けられる。 第2の絶縁層は、第2の半導体層上に設けられる。第3の導電層は、第2の絶縁層上に設けられる。 第1の半導体層の導電率は、第2の半導体層の導電率より高い。
AbstractList The present invention provides a semiconductor device that achieves both low power consumption and high performance. Provided is a semiconductor device comprising a first semiconductor layer, a second semiconductor layer, a first conductive layer, a second conductive layer, a third conductive layer, a first insulation layer, and a second insulation layer. The first insulation layer is provided on the first conductive layer. The second conductive layer is provided on the first insulation layer. The first insulation layer and the second conductive layer have an opening that reaches the first conductive layer. The first semiconductor layer makes contact with an upper surface of the first conductive layer, a side surface of the first insulation layer, and an upper surface and a side surface of the second conductive layer. The second semiconductor layer is provided on the first semiconductor layer. The second insulation layer is provided on the second semiconductor layer. The third conductive layer is provided on the second insulation layer. The conductivity of the first semiconductor layer is higher than the conductivity of the second semiconductor layer. La présente invention concerne un dispositif à semi-conducteur qui permet d'obtenir à la fois une faible consommation d'énergie et une performance élevée. L'invention concerne un dispositif à semi-conducteur comprenant une première couche semi-conductrice, une seconde couche semi-conductrice, une première couche conductrice, une deuxième couche conductrice, une troisième couche conductrice, une première couche d'isolation et une seconde couche d'isolation. La première couche d'isolation est disposée sur la première couche conductrice. La deuxième couche conductrice est disposée sur la première couche d'isolation. La première couche d'isolation et la deuxième couche conductrice ont une ouverture qui atteint la première couche conductrice. La première couche semi-conductrice entre en contact avec une surface supérieure de la première couche conductrice, une surface latérale de la première couche d'isolation, et une surface supérieure ainsi qu'une surface latérale de la seconde couche conductrice. La seconde couche semi-conductrice est disposée sur la première couche semi-conductrice. La seconde couche d'isolation est disposée sur la seconde couche semi-conductrice. La troisième couche conductrice est disposée sur la seconde couche d'isolation. La conductivité de la première couche semi-conductrice est supérieure à la conductivité de la seconde couche semi-conductrice. 低い消費電力と高い性能が両立した半導体装置を提供する。 第1の半導体層と、第2の半導体層と、第1の導電層と、第2の導電層と、第3の導電層と、第1 の絶縁層と、第2の絶縁層と、を有する半導体装置とする。第1の絶縁層は、第1の導電層上に設 けられる。第2の導電層は、第1の絶縁層上に設けられる。第1の絶縁層及び第2の導電層は、第 1の導電層に達する開口を有する。第1の半導体層は、第1の導電層の上面、第1の絶縁層の側面、 並びに第2の導電層の上面及び側面と接する。第2の半導体層は、第1の半導体層上に設けられる。 第2の絶縁層は、第2の半導体層上に設けられる。第3の導電層は、第2の絶縁層上に設けられる。 第1の半導体層の導電率は、第2の半導体層の導電率より高い。
Author SHIMA, Yukinori
OHNO, Masakatsu
JINTYOU, Masami
KOEZUKA, Junichi
Author_xml – fullname: SHIMA, Yukinori
– fullname: OHNO, Masakatsu
– fullname: KOEZUKA, Junichi
– fullname: JINTYOU, Masami
BookMark eNrjYmDJy89L5WQQCXb19XT293MJdQ7xD1JwcQ3zdHblYWBNS8wpTuWF0twMym6uIc4euqkF-fGpxQWJyal5qSXx4f5GBkbGRkbmlpZGjobGxKkCAMqeIWQ
ContentType Patent
DBID EVB
DatabaseName esp@cenet
DatabaseTitleList
Database_xml – sequence: 1
  dbid: EVB
  name: esp@cenet
  url: http://worldwide.espacenet.com/singleLineSearch?locale=en_EP
  sourceTypes: Open Access Repository
DeliveryMethod fulltext_linktorsrc
Discipline Medicine
Chemistry
Sciences
Physics
DocumentTitleAlternate DISPOSITIF À SEMI-CONDUCTEUR
半導体装置
ExternalDocumentID WO2023227992A1
GroupedDBID EVB
ID FETCH-epo_espacenet_WO2023227992A13
IEDL.DBID EVB
IngestDate Fri Jul 19 13:01:17 EDT 2024
IsOpenAccess true
IsPeerReviewed false
IsScholarly false
Language English
French
Japanese
LinkModel DirectLink
MergedId FETCHMERGED-epo_espacenet_WO2023227992A13
Notes Application Number: WO2023IB54909
OpenAccessLink https://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20231130&DB=EPODOC&CC=WO&NR=2023227992A1
ParticipantIDs epo_espacenet_WO2023227992A1
PublicationCentury 2000
PublicationDate 20231130
PublicationDateYYYYMMDD 2023-11-30
PublicationDate_xml – month: 11
  year: 2023
  text: 20231130
  day: 30
PublicationDecade 2020
PublicationYear 2023
RelatedCompanies SEMICONDUCTOR ENERGY LABORATORY CO., LTD
RelatedCompanies_xml – name: SEMICONDUCTOR ENERGY LABORATORY CO., LTD
Score 3.640072
Snippet The present invention provides a semiconductor device that achieves both low power consumption and high performance. Provided is a semiconductor device...
SourceID epo
SourceType Open Access Repository
SubjectTerms BASIC ELECTRIC ELEMENTS
DEVICES OR ARRANGEMENTS, THE OPTICAL OPERATION OF WHICH ISMODIFIED BY CHANGING THE OPTICAL PROPERTIES OF THE MEDIUM OF THEDEVICES OR ARRANGEMENTS FOR THE CONTROL OF THE INTENSITY,COLOUR, PHASE, POLARISATION OR DIRECTION OF LIGHT, e.g.SWITCHING, GATING, MODULATING OR DEMODULATING
ELECTRIC HEATING
ELECTRIC LIGHTING NOT OTHERWISE PROVIDED FOR
ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
ELECTRICITY
FREQUENCY-CHANGING
NON-LINEAR OPTICS
OPTICAL ANALOGUE/DIGITAL CONVERTERS
OPTICAL LOGIC ELEMENTS
OPTICS
PHYSICS
SEMICONDUCTOR DEVICES
TECHNIQUES OR PROCEDURES FOR THE OPERATION THEREOF
Title SEMICONDUCTOR DEVICE
URI https://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20231130&DB=EPODOC&locale=&CC=WO&NR=2023227992A1
hasFullText 1
inHoldings 1
isFullTextHit
isPrint
link http://utb.summon.serialssolutions.com/2.0.0/link/0/eLvHCXMwY2BQSTUySTM1TE7SNbU0NdI1MUsE5rk0c1PdVCODFCMLQ4MUY0vQ3mFfPzOPUBOvCNMIJoYc2F4Y8Dmh5eDDEYE5KhmY30vA5XUBYhDLBby2slg_KRMolG_vFmLrogbtHQMbK8AyWc3FydY1wN_F31nN2RnYb1PzCwLLgQ7LszRyBPaVWIENaXNQfnANcwLtSylArlTcBBnYAoDm5ZUIMTBlJQozcDrD7l4TZuDwhU55CzOwg9doJhcDBaH5sFiEQSQYFHz-fi6hziH-QQourmGezq6iDMpuriHOHrpAi-Lh_ooP90d2lbEYAwuwx58qwaCQAmz0p6YkG4GOKjVJTU1MNDC0MAO2s0yBjTkTA5NkSQYZfCZJ4ZeWZuACcSHnF8owsJQUlabKAmvWkiQ5cIAAACERd00
link.rule.ids 230,309,783,888,25576,76876
linkProvider European Patent Office
linkToHtml http://utb.summon.serialssolutions.com/2.0.0/link/0/eLvHCXMwfV1LT8JAEJ4QfOBNiwYVlUTTW2O7tIUeiJFtm6K0JViQW9PHkmiMElvj33d2LcqJ604y-0i-3W92Z74FuGFEXxpaliqGZRBFNxPE3LJnKIyoOelrat61eO2wH5jeTH9YGIsavK1rYYRO6LcQR0REZYj3UuzXq_9LLFvkVha36Qs2fdy50cCWq-gYyQruybI9HDiT0A6pTCnGbXIwFTYulmeRe4yVdpBk9zgenPmQ16WsNg8V9xB2J-jvvTyC2msiQYOu_16TYN-vnrwl2BM5mlmBjRUOiyY0n_jyhYE9o1E47djOfESdY7h2nYh6CnYU_80rfg43R9U9gTpG_KwFnRxJP8szwqVKdcaSRNX6JvIsA8mcrurZKbS3eTrbbr6Chhf543g8Ch7P4YCbfrUM21AvP7_YBZ6yZXopFucH5E96QA
openUrl ctx_ver=Z39.88-2004&ctx_enc=info%3Aofi%2Fenc%3AUTF-8&rfr_id=info%3Asid%2Fsummon.serialssolutions.com&rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Apatent&rft.title=SEMICONDUCTOR+DEVICE&rft.inventor=SHIMA%2C+Yukinori&rft.inventor=OHNO%2C+Masakatsu&rft.inventor=KOEZUKA%2C+Junichi&rft.inventor=JINTYOU%2C+Masami&rft.date=2023-11-30&rft.externalDBID=A1&rft.externalDocID=WO2023227992A1