FILTER DESIGNING METHOD, AND IIR TYPE ALL-PASS FILTER

• Main Author: OTAKI, Yukio
• Format: Patent
• Language: English; French; Japanese
• Published: 06.07.2023
• Subjects: BASIC ELECTRONIC CIRCUITRY; ELECTRICITY; IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS

Provided are a filter designing method by which components can be reduced, and an IIR type all-pass filter. 　Provided is a filter designing method for a computer to design an IIR type all-pass filter including N (where N is an integer of 4 or greater) signal processing units connected between an input terminal and an output terminal. With respect to an order N which is defined by the number N of the signal processing units, a group delay number M of the IIR type all-pass filter has the relationship M = N - 3. The computer executes processing including: receiving the inputs of the order N and a bandwidth B of the IIR type all-pass filter; using the bandwidth B to set a lower limit frequency f1 and an upper limit frequency fh so as to be symmetric; using a Remez algorithm to calculate a filter factor ai (where i = 0 to N) so that the filter factor ai realizes a π/2 phase-shifting characteristic, until the variations in frequency at which the amplitude value of a complex amplitude error exhibits a maximum converge to a predetermined value or less, the filter factor ai including N filter factors a1 to aN by which the outputs of the N signal processing units are to be multiplied and a filter factor a0 by which the output of a delay in the N-th signal processing unit from the input terminal is to be multiplied; extracting a maximum of the filter factor ai and an index i (imax) of the filter factor ai providing the maximum; setting the filter factor ai for which the index i is an even number to zero when the order N is an odd number and the index imax is one; and setting the filter factor ai for which the index i is an odd number to zero when the order N is an even number and the index imax is zero. L'invention concerne un procédé de conception de filtre par lequel des composants peuvent être réduits, et un filtre passe-tout de type IIR. L'invention concerne un procédé de conception de filtre pour un ordinateur pour concevoir un filtre passe-tout de type IIR comprenant N (N étant un nombre entier supérieur ou égal à 4) unités de traitement de signal connectées entre une borne d'entrée et une borne de sortie. Par rapport à un ordre N qui est défini par le nombre N des unités de traitement de signal, un nombre M de retard de groupe du filtre passe-tout de type IIR a la relation M = N-3. L'ordinateur exécute un traitement comprenant : la réception des entrées de l'ordre N et d'une bande passante B du filtre passe-tout de type IIR ; l'utilisation de la bande passante B pour régler une fréquence limite inférieure f1 et une fréquence limite supérieure fh de façon à être symétriques ; l'utilisation d'un algorithme de Remez pour calculer un facteur de filtre ai (où i = 0 à N) de telle sorte que le facteur de filtre ai réalise une caractéristique de déphasage de π/2, jusqu'à ce que les variations de fréquence auxquelles la valeur d'amplitude d'une erreur d'amplitude complexe présente un maximum convergent vers une valeur prédéterminée ou moins, le facteur de filtre ai comprenant N facteurs de filtre a1 à aN par lesquels les sorties des N unités de traitement de signal doivent être multipliées et un facteur de filtre a0 par lequel la sortie d'un retard dans la Nième unité de traitement de signal à partir de la borne d'entrée doit être multipliée ; l'extraction d'un maximum du facteur de filtre ai et d'un indice i (imax) du facteur de filtre ai fournissant le maximum ; la définition du facteur de filtre ai pour lequel l'indice i est un nombre pair à zéro lorsque l'ordre N est un nombre impair et l'indice imax est un ; et la définition du facteur de filtre ai pour lequel l'indice i est un nombre impair à zéro lorsque l'ordre N est un nombre pair et l'indice imax est nul. 構成要素の削減が可能なフィルタ設計方法、及び、ＩＩＲ型全域通過フィルタを提供する。　フィルタ設計方法は、入力端子と出力端子との間に接続されるＮ（Ｎは４以上の整数）個の信号処理部を含むＩＩＲ型全域通過フィルタをコンピュータが設計するフィルタ設計方法であって、前記信号処理部の個数Ｎで規定される次数Ｎに対して、前記ＩＩＲ型全域通過フィルタの群遅延数Ｍは、Ｍ＝Ｎ－３の関係を有し、前記コンピュータが、前記次数Ｎと、前記ＩＩＲ型全域通過フィルタの帯域幅Ｂとの入力を受け付けることと、前記帯域幅Ｂを用いて、下限周波数ｆｌと、上限周波数ｆｈとが対称となるように設定することと、前記Ｎ個の信号処理部の出力に乗じるＮ個のフィルタ係数ａ１～ａＮと、前記入力端子からＮ番目の信号処理部の遅延器の出力に乗じるフィルタ係数ａ０とを含むフィルタ係数ａｉ（ｉ＝０～Ｎ）がπ／２移相特性を実現するように算出することであって、Ｒｅｍｅｚアルゴリズムにより、複素振幅誤差の振幅値が極値を示す周波数の変化が所定値以下に収束するまで前記フィルタ係数ａｉを算出することと、前記フィルタ係数ａｉの最大値と、前記最大値を与えるフィルタ係数ａｉのインデックスｉ（ｉｍａｘとする）とを抽出することと、前記次数Ｎが奇数で前記インデックスｉｍａｘが１の場合は前記インデックスｉが偶数の前記フィルタ係数ａｉをゼロに設定し、前記次数Ｎが偶数で前記インデックスｉｍａｘが０の場合は前記インデックスｉが奇数の前記フィルタ係数ａｉをゼロにすることとを含む処理を実行する。