TESTING OPTICAL CIRCUIT AND METHOD FOR MANUFACTURING OPTICAL CIRCUIT CHIP
Provided is a testing optical circuit which causes testing light to be, at low loss, inputted to and outputted from a circuit to be tested and with which it is possible to minimize a space when disposing the testing optical circuit. This testing optical circuit is for testing, by input and output of...
Saved in:
Main Authors | , , , |
---|---|
Format | Patent |
Language | English French Japanese |
Published |
23.03.2023
|
Subjects | |
Online Access | Get full text |
Cover
Loading…
Abstract | Provided is a testing optical circuit which causes testing light to be, at low loss, inputted to and outputted from a circuit to be tested and with which it is possible to minimize a space when disposing the testing optical circuit. This testing optical circuit is for testing, by input and output of light via a grating coupler, a to-be-measured circuit formed on an optical circuit chip on a wafer. The grating coupler is formed on the optical circuit chip which is the same as that of the to-be-measured circuit. A region provided on a dicing line for cutting the optical circuit chip has formed therein a folded waveguide for connecting the grating coupler and an input and output waveguide of the to-be-measured circuit.
L'invention concerne un circuit optique de test qui amène une lumière de test à être entrée, avec une faible perte, dans un circuit à tester et à être délivrée en sortie à partir de celui-ci, et avec lequel il est possible de réduire au minimum un espace lors de la mise en place du circuit optique de test. Ce circuit optique de test est destiné à tester, par entrée et sortie de lumière par l'intermédiaire d'un coupleur à réseau, un circuit à mesurer formé sur une puce de circuit optique sur une tranche. Le coupleur à réseau est formé sur la puce de circuit optique qui est la même que celle du circuit à mesurer. Une région disposée sur une ligne de découpage en dés pour découper la puce de circuit optique comporte un guide d'ondes replié formé à l'intérieur de celle-ci, pour connecter le coupleur à réseau et un guide d'ondes d'entrée et de sortie du circuit à mesurer.
検査対象の回路に対して低損失に検査光を入出力でき、検査用光回路を配置する際のスペースを最小限に抑えられる検査用光回路を提供する。ウエハ上の光回路チップに形成された被測定回路を、グレーティングカプラを介した光の入出力によって検査するための検査用光回路であって、前記グレーティングカプラは、前記被測定回路と同一の光回路チップ上に形成され、前記光回路チップを切り出すためのダイシングライン上に設けられた領域に、前記被測定回路の入出力用導波路と前記グレーティングカプラとを接続するための折り返し導波路が形成されている。 |
---|---|
AbstractList | Provided is a testing optical circuit which causes testing light to be, at low loss, inputted to and outputted from a circuit to be tested and with which it is possible to minimize a space when disposing the testing optical circuit. This testing optical circuit is for testing, by input and output of light via a grating coupler, a to-be-measured circuit formed on an optical circuit chip on a wafer. The grating coupler is formed on the optical circuit chip which is the same as that of the to-be-measured circuit. A region provided on a dicing line for cutting the optical circuit chip has formed therein a folded waveguide for connecting the grating coupler and an input and output waveguide of the to-be-measured circuit.
L'invention concerne un circuit optique de test qui amène une lumière de test à être entrée, avec une faible perte, dans un circuit à tester et à être délivrée en sortie à partir de celui-ci, et avec lequel il est possible de réduire au minimum un espace lors de la mise en place du circuit optique de test. Ce circuit optique de test est destiné à tester, par entrée et sortie de lumière par l'intermédiaire d'un coupleur à réseau, un circuit à mesurer formé sur une puce de circuit optique sur une tranche. Le coupleur à réseau est formé sur la puce de circuit optique qui est la même que celle du circuit à mesurer. Une région disposée sur une ligne de découpage en dés pour découper la puce de circuit optique comporte un guide d'ondes replié formé à l'intérieur de celle-ci, pour connecter le coupleur à réseau et un guide d'ondes d'entrée et de sortie du circuit à mesurer.
検査対象の回路に対して低損失に検査光を入出力でき、検査用光回路を配置する際のスペースを最小限に抑えられる検査用光回路を提供する。ウエハ上の光回路チップに形成された被測定回路を、グレーティングカプラを介した光の入出力によって検査するための検査用光回路であって、前記グレーティングカプラは、前記被測定回路と同一の光回路チップ上に形成され、前記光回路チップを切り出すためのダイシングライン上に設けられた領域に、前記被測定回路の入出力用導波路と前記グレーティングカプラとを接続するための折り返し導波路が形成されている。 |
Author | IKUMA Yuichiro TAKAHASHI Masayuki NASU Yusuke KIKUCHI Kiyofumi |
Author_xml | – fullname: KIKUCHI Kiyofumi – fullname: NASU Yusuke – fullname: TAKAHASHI Masayuki – fullname: IKUMA Yuichiro |
BookMark | eNrjYmDJy89L5WTwDHENDvH0c1fwDwjxdHb0UXD2DHIO9QxRcPRzUfB1DfHwd1Fw8w9S8HX0C3VzdA4JDcKm2NnDM4CHgTUtMac4lRdKczMou7mGOHvophbkx6cWFyQmp-allsSH-xsZGBkbmBgZGxk4GhoTpwoAEhYvsQ |
ContentType | Patent |
DBID | EVB |
DatabaseName | esp@cenet |
DatabaseTitleList | |
Database_xml | – sequence: 1 dbid: EVB name: esp@cenet url: http://worldwide.espacenet.com/singleLineSearch?locale=en_EP sourceTypes: Open Access Repository |
DeliveryMethod | fulltext_linktorsrc |
Discipline | Medicine Chemistry Sciences Physics |
DocumentTitleAlternate | CIRCUIT OPTIQUE DE TEST ET PROCÉDÉ DE FABRICATION DE PUCE DE CIRCUIT OPTIQUE 検査用光回路および光回路チップの製造方法 |
ExternalDocumentID | WO2023042320A1 |
GroupedDBID | EVB |
ID | FETCH-epo_espacenet_WO2023042320A13 |
IEDL.DBID | EVB |
IngestDate | Fri Jul 19 13:01:09 EDT 2024 |
IsOpenAccess | true |
IsPeerReviewed | false |
IsScholarly | false |
Language | English French Japanese |
LinkModel | DirectLink |
MergedId | FETCHMERGED-epo_espacenet_WO2023042320A13 |
Notes | Application Number: WO2021JP34002 |
OpenAccessLink | https://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20230323&DB=EPODOC&CC=WO&NR=2023042320A1 |
ParticipantIDs | epo_espacenet_WO2023042320A1 |
PublicationCentury | 2000 |
PublicationDate | 20230323 |
PublicationDateYYYYMMDD | 2023-03-23 |
PublicationDate_xml | – month: 03 year: 2023 text: 20230323 day: 23 |
PublicationDecade | 2020 |
PublicationYear | 2023 |
RelatedCompanies | NIPPON TELEGRAPH AND TELEPHONE CORPORATION |
RelatedCompanies_xml | – name: NIPPON TELEGRAPH AND TELEPHONE CORPORATION |
Score | 3.588575 |
Snippet | Provided is a testing optical circuit which causes testing light to be, at low loss, inputted to and outputted from a circuit to be tested and with which it is... |
SourceID | epo |
SourceType | Open Access Repository |
SubjectTerms | MEASURING OPTICAL ELEMENTS, SYSTEMS, OR APPARATUS OPTICS PHYSICS TESTING TESTING STATIC OR DYNAMIC BALANCE OF MACHINES ORSTRUCTURES TESTING STRUCTURES OR APPARATUS NOT OTHERWISE PROVIDED FOR |
Title | TESTING OPTICAL CIRCUIT AND METHOD FOR MANUFACTURING OPTICAL CIRCUIT CHIP |
URI | https://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20230323&DB=EPODOC&locale=&CC=WO&NR=2023042320A1 |
hasFullText | 1 |
inHoldings | 1 |
isFullTextHit | |
isPrint | |
link | http://utb.summon.serialssolutions.com/2.0.0/link/0/eLvHCXMwfV3dS8MwED_G_HzTqfgxJaD0rbg1XeYehnRpayv0g5nq3kabdqDINlzFf99L3XQPssfkwpGE_C655O4XgJt2xqhksqv3jLylmzLL9bQ3oXqBa-UuRVneVrnDQci8xHwcdUY1eF_lwlQ8oV8VOSIiSiLey8pez_8usewqtnJxm71i1ezeFX1bW3rHeJ6mBtXsQd-JIzviGufot2nh8EemHiVbFvpKW3iQ7io8OM8DlZcyX99U3APYjlHftDyE2lvagD2--nutAbvB8sm7ATtVjKZcYOUSh4sjQHvzJPzwgUSxUIQGhPtDnviCWKFNAkd4kU3QvSOBFSauxUUy_K8x9_z4GK5dR3BPx96Nfydj_BKtD4WeQH06mxanQCYFo7SddjqSMcXCjsgymczzHssMRTlzBs1Nms43iy9gXxVV9JVBm1AvPz6LS9yOy-yqmsVv8uqGGg |
link.rule.ids | 230,309,783,888,25576,76876 |
linkProvider | European Patent Office |
linkToHtml | http://utb.summon.serialssolutions.com/2.0.0/link/0/eLvHCXMwfV3dT8IwEL8Q_MA3RQ0q6hLN3hZhhSIPxIxuc1P2EeyUN7J1I9EYIDLjv-91gvJgeO01l7bp767X3v0KcN1MKBFUdLSunja0lkhSLe5OiJbhXrmNUZY2Ze2w51Mnaj2M2qMSvK9qYQqe0K-CHBERJRDveWGv53-XWGaRW7m4SV6xaXZn856pLqNjPE8Tnahmv2eFgRkwlTGM21R_-COTj5INA2OlLTxkdyQerOe-rEuZrzsVex-2Q9Q3zQ-g9BZXocJWf69VYddbPnlXYafI0RQLbFzicHEIaG-euOvfK0HIJaGBwtwhi1yuGL6peBZ3AlPB8E7xDD-yDcaj4X-dmeOGR3BlW5w5Go5u_LsY45dgfSrkGMrT2TSrgTLJKCHNuN0WlEoWdkRWi4o07dJEl5QzJ1DfpOl0s_gSKg73BuOB6z-ewZ4UyUwsndShnH98ZufomvPkoljRb2mbiQ0 |
openUrl | ctx_ver=Z39.88-2004&ctx_enc=info%3Aofi%2Fenc%3AUTF-8&rfr_id=info%3Asid%2Fsummon.serialssolutions.com&rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Apatent&rft.title=TESTING+OPTICAL+CIRCUIT+AND+METHOD+FOR+MANUFACTURING+OPTICAL+CIRCUIT+CHIP&rft.inventor=KIKUCHI+Kiyofumi&rft.inventor=NASU+Yusuke&rft.inventor=TAKAHASHI+Masayuki&rft.inventor=IKUMA+Yuichiro&rft.date=2023-03-23&rft.externalDBID=A1&rft.externalDocID=WO2023042320A1 |