ELECTRONIC DEVICE INCLUDING DISPLAY

• Main Authors: PARK, Sangheon, SHIN, Hyunchang, EOM, Gyudong, JEON, Namhyeon
• Format: Patent
• Language: English; French; Korean
• Published: 10.02.2022
• Subjects: ADVERTISING; ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICESUSING STATIC MEANS TO PRESENT VARIABLE INFORMATION; BASIC ELECTRIC ELEMENTS; CRYPTOGRAPHY; DISPLAY; EDUCATION; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; PHYSICS; SEALS; SEMICONDUCTOR DEVICES

Disclosed is an electronic device comprising a display, a display driver IC, and a processor, wherein: each of a plurality of pixels includes a first transistor, a second transistor for controlling a driving timing of the first transistor on the basis of a first gate signal, and a third transistor which has a polarity opposite to that of the second transistor and controls a driving timing of the first transistor on the basis of a first inverted gate signal having a polarity opposite to that of the first gate signal; a first gate wire partially overlaps a gate electrode of the first transistor, and a first inverted gate wire partially overlaps the gate electrode of the first transistor; and the magnitude of the capacitance formed by the first gate wire and the gate electrode of the first transistor differs by a difference value within a threshold value from the magnitude of the capacitance formed by the first inverted gate wire and the gate electrode of the first transistor. L'invention concerne un dispositif électronique comprenant un dispositif d'affichage, un circuit intégré d'attaque d'affichage et un processeur. Chaque pixel d'une pluralité de pixels comprend un premier transistor, un deuxième transistor servant à commander une synchronisation d'attaque du premier transistor sur la base d'un premier signal de grille, et un troisième transistor qui a une polarité opposée à celle du deuxième transistor et qui commande une synchronisation d'attaque du premier transistor sur la base d'un premier signal de grille inversé ayant une polarité opposée à celle du premier signal de grille; un premier fil de grille chevauche partiellement une électrode de grille du premier transistor, et un premier fil de grille inversé chevauche partiellement l'électrode de grille du premier transistor; et l'amplitude de la capacité formée par le premier fil de grille et l'électrode de grille du premier transistor diffère de l'amplitude de la capacité formée par le premier fil de grille inversé et l'électrode de grille du premier transistor par une valeur de différence se situant dans les limites d'une valeur seuil. 디스플레이, 디스플레이 구동 회로 및 프로세서를 포함하고, 복수의 화소들 각각은 제1 트랜지스터, 제1 게이트 신호에 기반하여 제1 트랜지스터의 구동 타이밍을 제어하는 제2 트랜지스터, 및 제2 트랜지스터와 반대 극성을 갖고, 제1 게이트 신호와 반대 극성을 갖는 제1 반전 게이트 신호에 기반하여 제1 트랜지스터의 구동 타이밍을 제어하는 제3 트랜지스터를 포함하고, 제1 게이트 배선은 제1 트랜지스터의 게이트 전극과 일부 중첩되고, 제1 반전 게이트 배선은 제1 트랜지스터의 게이트 전극과 일부 중첩되고, 제1 게이트 배선과 제1 트랜지스터의 게이트 전극이 형성하는 커패시턴스의 크기는 제1 반전 게이트 배선과 제1 트랜지스터의 게이트 전극이 형성하는 커패시턴스의 크기와 임계 값 이내의 차이 값을 갖는 전자 장치가 개시된다.