LARGE PANEL DISPLAYS WITH REDUCED ROUTING LINE RESISTANCE

• Main Authors: LIN, Chin-Wei, ONO, Shinya, CHANG, Jiun-Jye, HUANG, Jung, LEE, Szu-Hsien, KITSOMBOONLOHA, Rungrot, MATSUDAIRA, Akira, CHANG, Pei-En
• Format: Patent
• Language: English; French
• Published: 16.12.2021
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

An electronic device may include a display with pixels formed using light-emitting diodes, thin-film silicon transistors, thin-film semiconducting-oxide transistors, and capacitors. The silicon transistors, semiconducting-transistors, and capacitors may have control terminals that are coupled to gate or routing lines that extend across the face of the display and that are formed in a low resistance source-drain metal routing layer. Forming routing/gate lines using the low resistance source-drain metal routing layer dramatically reduces the resistance of the gate lines, which enables better timing margins for large display panels operating at higher refresh rates. Selon l'invention, un dispositif électronique peut comprendre un dispositif d'affichage comportant des pixels formés à l'aide de diodes électroluminescentes, de transistors en silicium en couches minces, de transistors en couches minces d'oxyde semi-conducteur et de condensateurs. Les transistors en silicium, les transistors semi-conducteurs et des condensateurs peuvent avoir des bornes de commande qui sont couplées à des lignes de grille ou de routage qui s'étendent sur la face du dispositif d'affichage et qui sont formées dans une couche de routage métallique source-drain à faible résistance. La formation de lignes de routage/grille à l'aide de la couche de routage métallique source-drain à faible résistance réduit considérablement la résistance des lignes de grille, ce qui permet de meilleures marges de synchronisation pour de grands panneaux d'affichage fonctionnant à des taux de rafraîchissement supérieurs.