HYBRID FIXED/PROGRAMMABLE HEADER PARSER FOR NETWORK DEVICES

• Main Authors: PEERY, Adar, YERUSHALMI, Ilan, AMIR, Aviram, KITTNER, Yaron
• Format: Patent
• Language: English; French
• Published: 17.06.2021
• Subjects: ELECTRIC COMMUNICATION TECHNIQUE; ELECTRICITY; TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHICCOMMUNICATION

A packet processor of a network device includes a forwarding engine that is configured to determine egress network interfaces via which packets received by the network device are to be transmitted. The packet processor also includes a header parser configured to parse header information in the packets received by the network device. The header parser includes a first parsing circuit that is configured to parse a first portion of a header of a packet and to prompt a programmable second parsing circuit to parse a second portion of the header. The first portion of the header has a header structure known to the first parsing circuit. The programmable second parsing circuit includes configurable circuitry and a memory to store control information that controls operation of the configurable circuitry to parse the second portion of the header. Un processeur de paquets d'un dispositif de réseau comprend un moteur de transfert qui est configuré pour déterminer des interfaces de réseau de sortie par l'intermédiaire desquelles des paquets reçus par le dispositif de réseau doivent être transmis. Le processeur de paquets comprend également un analyseur d'en-tête configuré pour analyser des informations d'en-tête dans les paquets reçus par le dispositif de réseau. L'analyseur d'en-tête comprend un premier circuit d'analyse qui est configuré pour analyser une première partie d'un en-tête d'un paquet et pour inviter un second circuit d'analyse programmable à analyser une seconde partie de l'en-tête. La première partie de l'en-tête a une structure d'en-tête connue du premier circuit d'analyse. Le second circuit d'analyse programmable comprend des circuits configurables et une mémoire pour stocker des informations de commande qui commandent le fonctionnement des circuits configurables pour analyser la seconde partie de l'en-tête.