SUBSTRATE WITH BUILT-IN COMPONENT AND METHOD FOR MANUFACTURING SUBSTRATE WITH BUILT-IN COMPONENT
The present invention has: a first insulator (11); a first outer layer wiring pattern (13) formed on a first surface of the first insulator; an inner layer wiring pattern (15) formed on a second surface on the opposite side of the first insulator from the first surface; a second insulator (12) lamin...
Saved in:
Main Authors | , , , |
---|---|
Format | Patent |
Language | English French Japanese |
Published |
17.10.2019
|
Subjects | |
Online Access | Get full text |
Cover
Loading…
Abstract | The present invention has: a first insulator (11); a first outer layer wiring pattern (13) formed on a first surface of the first insulator; an inner layer wiring pattern (15) formed on a second surface on the opposite side of the first insulator from the first surface; a second insulator (12) laminated on the first insulator and contacting the inner layer wiring pattern; a second outer wiring pattern (14) formed on the surface positioned on the opposite side of the second insulator from the surface contacting the inner layer wiring pattern; an electronic component (16) embedded in the second insulator; an insulating adhesive part (18) that fixes the electronic component to the second surface side of the first insulator; and a laser via that passes through the second insulator and electrically connects the second outer layer wiring pattern and the electronic component, wherein the inner layer wiring pattern is arranged between the first insulator and the insulating adhesive part, and includes a dummy wire that is electrically disconnected from the outside.
La présente invention comprend : un premier isolant (11) ; un premier motif de câblage de couche externe (13) formé sur une première surface du premier isolant ; un motif de câblage de couche interne (15) formé sur une seconde surface sur le côté opposé du premier isolant par rapport à la première surface ; un second isolant (12) stratifié sur le premier isolant et en contact avec le motif de câblage de couche interne ; un second motif de câblage externe (14) formé sur la surface positionnée sur le côté opposé du second isolant par rapport à la surface en contact avec le motif de câblage de couche interne ; un composant électronique (16) intégré dans le second isolant ; une partie adhésive isolante (18) qui fixe le composant électronique du côté seconde surface du premier isolant ; et un trou d'interconnexion laser qui passe à travers le second isolant et connecte électriquement le second motif de câblage de couche externe et le composant électronique, le motif de câblage de couche interne étant disposé entre le premier isolant et la partie adhésive isolante, et comprenant un fil factice qui est électriquement déconnecté de l'extérieur.
第1絶縁体(11)と、前記第1絶縁体の第1表面上に形成された第1外層配線パターン(13)と、前記第1絶縁体の前記第1表面とは反対側の第2表面に形成された内層配線パターン(15)と、前記内層配線パターンと接触しつつ、前記第1絶縁体に積層された第2絶縁体(12)と、前記第2絶縁体の前記内層配線パターンとの接触面とは反対側に位置する表面に形成された第2外層配線パターン(14)と、前記第2絶縁体に埋設された電子部品(16)と、前記電子部品を前記第1絶縁体の第2表面側に固着する絶縁性接着部(18)と、前記第2絶縁体を貫通し、前記第2外層配線パターンと前記電子部品とを電気的に接続するレーザビアと、を有し、前記内層配線パターンは、前記第1絶縁体と前記絶縁性接着部との間に配置され、且つ、外部と電気的に非接続となるダミー配線を含むこと。 |
---|---|
AbstractList | The present invention has: a first insulator (11); a first outer layer wiring pattern (13) formed on a first surface of the first insulator; an inner layer wiring pattern (15) formed on a second surface on the opposite side of the first insulator from the first surface; a second insulator (12) laminated on the first insulator and contacting the inner layer wiring pattern; a second outer wiring pattern (14) formed on the surface positioned on the opposite side of the second insulator from the surface contacting the inner layer wiring pattern; an electronic component (16) embedded in the second insulator; an insulating adhesive part (18) that fixes the electronic component to the second surface side of the first insulator; and a laser via that passes through the second insulator and electrically connects the second outer layer wiring pattern and the electronic component, wherein the inner layer wiring pattern is arranged between the first insulator and the insulating adhesive part, and includes a dummy wire that is electrically disconnected from the outside.
La présente invention comprend : un premier isolant (11) ; un premier motif de câblage de couche externe (13) formé sur une première surface du premier isolant ; un motif de câblage de couche interne (15) formé sur une seconde surface sur le côté opposé du premier isolant par rapport à la première surface ; un second isolant (12) stratifié sur le premier isolant et en contact avec le motif de câblage de couche interne ; un second motif de câblage externe (14) formé sur la surface positionnée sur le côté opposé du second isolant par rapport à la surface en contact avec le motif de câblage de couche interne ; un composant électronique (16) intégré dans le second isolant ; une partie adhésive isolante (18) qui fixe le composant électronique du côté seconde surface du premier isolant ; et un trou d'interconnexion laser qui passe à travers le second isolant et connecte électriquement le second motif de câblage de couche externe et le composant électronique, le motif de câblage de couche interne étant disposé entre le premier isolant et la partie adhésive isolante, et comprenant un fil factice qui est électriquement déconnecté de l'extérieur.
第1絶縁体(11)と、前記第1絶縁体の第1表面上に形成された第1外層配線パターン(13)と、前記第1絶縁体の前記第1表面とは反対側の第2表面に形成された内層配線パターン(15)と、前記内層配線パターンと接触しつつ、前記第1絶縁体に積層された第2絶縁体(12)と、前記第2絶縁体の前記内層配線パターンとの接触面とは反対側に位置する表面に形成された第2外層配線パターン(14)と、前記第2絶縁体に埋設された電子部品(16)と、前記電子部品を前記第1絶縁体の第2表面側に固着する絶縁性接着部(18)と、前記第2絶縁体を貫通し、前記第2外層配線パターンと前記電子部品とを電気的に接続するレーザビアと、を有し、前記内層配線パターンは、前記第1絶縁体と前記絶縁性接着部との間に配置され、且つ、外部と電気的に非接続となるダミー配線を含むこと。 |
Author | MATSUMOTO, Tohru TODA, Mitsuaki SASAKI, Tatsuya OGASAWARA, Masaru |
Author_xml | – fullname: OGASAWARA, Masaru – fullname: MATSUMOTO, Tohru – fullname: TODA, Mitsuaki – fullname: SASAKI, Tatsuya |
BookMark | eNrjYmDJy89L5WRICA51Cg4JcgxxVQj3DPFQcAr19AnR9fRTcPb3DfD3c_ULUXD0c1HwdQ3x8HdRcPMPUvB19At1c3QOCQ3y9HNXIKidh4E1LTGnOJUXSnMzKLu5hjh76KYW5MenFhckJqfmpZbEh_sbGRhaGlpaGJqaOBoaE6cKANu3NpQ |
ContentType | Patent |
DBID | EVB |
DatabaseName | esp@cenet |
DatabaseTitleList | |
Database_xml | – sequence: 1 dbid: EVB name: esp@cenet url: http://worldwide.espacenet.com/singleLineSearch?locale=en_EP sourceTypes: Open Access Repository |
DeliveryMethod | fulltext_linktorsrc |
Discipline | Medicine Chemistry Sciences |
DocumentTitleAlternate | 部品内蔵基板、及び部品内蔵基板の製造方法 SUBSTRAT À COMPOSANT INCORPORÉ ET PROCÉDÉ DE FABRICATION DE SUBSTRAT À COMPOSANT INCORPORÉ |
ExternalDocumentID | WO2019198154A1 |
GroupedDBID | EVB |
ID | FETCH-epo_espacenet_WO2019198154A13 |
IEDL.DBID | EVB |
IngestDate | Fri Jul 19 15:58:44 EDT 2024 |
IsOpenAccess | true |
IsPeerReviewed | false |
IsScholarly | false |
Language | English French Japanese |
LinkModel | DirectLink |
MergedId | FETCHMERGED-epo_espacenet_WO2019198154A13 |
Notes | Application Number: WO2018JP15098 |
OpenAccessLink | https://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20191017&DB=EPODOC&CC=WO&NR=2019198154A1 |
ParticipantIDs | epo_espacenet_WO2019198154A1 |
PublicationCentury | 2000 |
PublicationDate | 20191017 |
PublicationDateYYYYMMDD | 2019-10-17 |
PublicationDate_xml | – month: 10 year: 2019 text: 20191017 day: 17 |
PublicationDecade | 2010 |
PublicationYear | 2019 |
RelatedCompanies | MEIKO ELECTRONICS CO., LTD |
RelatedCompanies_xml | – name: MEIKO ELECTRONICS CO., LTD |
Score | 3.3387346 |
Snippet | The present invention has: a first insulator (11); a first outer layer wiring pattern (13) formed on a first surface of the first insulator; an inner layer... |
SourceID | epo |
SourceType | Open Access Repository |
SubjectTerms | CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR ELECTRICITY MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS PRINTED CIRCUITS |
Title | SUBSTRATE WITH BUILT-IN COMPONENT AND METHOD FOR MANUFACTURING SUBSTRATE WITH BUILT-IN COMPONENT |
URI | https://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20191017&DB=EPODOC&locale=&CC=WO&NR=2019198154A1 |
hasFullText | 1 |
inHoldings | 1 |
isFullTextHit | |
isPrint | |
link | http://utb.summon.serialssolutions.com/2.0.0/link/0/eLvHCXMwhV3dS8MwED_GFPVNp-LHlIDSt-Jcm3Z9GNKmLZ3YdGjq9jbXNgNFtuEq_vte6qZ7mm_5IEcSch-_5O4CcF3QHBWBNdGpQW3ddIpcdwoq9ZYtaS4dI7dMFZwccytKzfshHdbgfRULU-UJ_aqSIyJH5cjvZSWv53-XWH7lW7m4yV6xaXYXiq6vLdExgg88YZrvdYN-4idMYwxxm8Yff_qcDhoMLmKlLWVIq0z7wbOn4lLm60ol3IftPtKblgdQexs3YJet_l5rwE68fPLG4pL7Fofw8pR66o9jEZBBT0TES3sPQu9xwpK4n_CAC-Jyn8SBiBKfILwjscvT0GUiVT4P5N_hR3AVBoJFOk519Lszo0Gyvi7jGOrT2VSeAEG7omVN7CyTY8c0Mmss2yhIzLxtdSaGRekpNDdROtvcfQ57qqpE-K3dhHr58SkvUDeX2WW1pd_5i4pX |
link.rule.ids | 230,309,786,891,25594,76906 |
linkProvider | European Patent Office |
linkToHtml | http://utb.summon.serialssolutions.com/2.0.0/link/0/eLvHCXMwhV3dT8IwEL8QNOKbosYP1CaavS0iWzv2QMw-synriHbCG7IxEo0BIjP--14nKE_41vTSS9v0Pn5t7w7gekwzNARsolKNGqpujjPVHNNcbRo5zXJTy5gug5MjzoJEvx_QQQXeV7EwZZ7QrzI5IkpUhvJelPp6_neJ5ZZ_Kxc36St2ze580XGVJTpG8IEnTHHtjteL3dhRHAdxm8Iff2hmGx0GC7HSliHz80rn6dmWcSnzdaPi78F2D_lNi32ovI3qUHNWtdfqsBMtn7yxuZS-xQG8PCW2rHEsPNIPRUDsJOwKNeTEiaNezD0uiMVdEnkiiF2C8I5EFk98yxGJ_PNA_h1-CFe-J5xAxakOf3dm2I_X16UdQXU6m-bHQNCvaLKJkab5yNS1lI3yFioSPWux9kRjlJ5AYxOn083kS6gFIuoOuyF_OINdSZLq_NZoQLX4-MzP0U4X6UW5vd-a2o1E |
openUrl | ctx_ver=Z39.88-2004&ctx_enc=info%3Aofi%2Fenc%3AUTF-8&rfr_id=info%3Asid%2Fsummon.serialssolutions.com&rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Apatent&rft.title=SUBSTRATE+WITH+BUILT-IN+COMPONENT+AND+METHOD+FOR+MANUFACTURING+SUBSTRATE+WITH+BUILT-IN+COMPONENT&rft.inventor=OGASAWARA%2C+Masaru&rft.inventor=MATSUMOTO%2C+Tohru&rft.inventor=TODA%2C+Mitsuaki&rft.inventor=SASAKI%2C+Tatsuya&rft.date=2019-10-17&rft.externalDBID=A1&rft.externalDocID=WO2019198154A1 |