TECHNOLOGIES FOR NIC PORT REDUCTION WITH ACCELERATED SWITCHING
Technologies for accelerated network processing include a computing device having a processor and an accelerator. The accelerator may be a field-programmable gate array (FPGA). The accelerator includes a virtual switch and a network port, such as an Ethernet physical interface. The network port of t...
Saved in:
Main Authors | , , , , , , |
---|---|
Format | Patent |
Language | English French |
Published |
29.08.2019
|
Subjects | |
Online Access | Get full text |
Cover
Loading…
Abstract | Technologies for accelerated network processing include a computing device having a processor and an accelerator. The accelerator may be a field-programmable gate array (FPGA). The accelerator includes a virtual switch and a network port, such as an Ethernet physical interface. The network port of the accelerator is coupled to a network port of an external switch. The processor executes multiple virtual network functions, and the virtual switch processes network traffic associated with the virtual network functions. For example, the virtual switch may forward traffic generated by the virtual network functions to the switch via the port of the accelerator and the port of the switch. Each virtual network function may be coupled to a paravirtualization interface of the accelerator, such as a virtual I/O queue. The network traffic may be processed within a coherency domain shared by the processor and the accelerator. Other embodiments are described and claimed.
L'invention concerne des technologies de traitement de réseau accéléré qui comprennent un dispositif de calcul comportant un processeur et un accélérateur. L'accélérateur peut être un réseau prédiffusé programmable par l'utilisateur (FPGA). L'accélérateur comprend un commutateur virtuel et un port réseau, comme une interface physique Ethernet. Le port réseau de l'accélérateur est couplé à un port réseau d'un commutateur externe. Le processeur exécute de multiples fonctions de réseau virtuel et le commutateur virtuel traite le trafic réseau associé aux fonctions de réseau virtuel. Par exemple, le commutateur virtuel peut transférer le trafic généré par les fonctions de réseau virtuel au commutateur par l'intermédiaire du port de l'accélérateur et du port du commutateur. Chaque fonction de réseau virtuel peut être couplée à une interface de paravirtualisation de l'accélérateur, comme une file d'attente d'E/S virtuelle. Le trafic du réseau peut être traité dans un domaine de cohérence partagé par le processeur et l'accélérateur. L'invention concerne et revendique également d'autres modes de réalisation. |
---|---|
AbstractList | Technologies for accelerated network processing include a computing device having a processor and an accelerator. The accelerator may be a field-programmable gate array (FPGA). The accelerator includes a virtual switch and a network port, such as an Ethernet physical interface. The network port of the accelerator is coupled to a network port of an external switch. The processor executes multiple virtual network functions, and the virtual switch processes network traffic associated with the virtual network functions. For example, the virtual switch may forward traffic generated by the virtual network functions to the switch via the port of the accelerator and the port of the switch. Each virtual network function may be coupled to a paravirtualization interface of the accelerator, such as a virtual I/O queue. The network traffic may be processed within a coherency domain shared by the processor and the accelerator. Other embodiments are described and claimed.
L'invention concerne des technologies de traitement de réseau accéléré qui comprennent un dispositif de calcul comportant un processeur et un accélérateur. L'accélérateur peut être un réseau prédiffusé programmable par l'utilisateur (FPGA). L'accélérateur comprend un commutateur virtuel et un port réseau, comme une interface physique Ethernet. Le port réseau de l'accélérateur est couplé à un port réseau d'un commutateur externe. Le processeur exécute de multiples fonctions de réseau virtuel et le commutateur virtuel traite le trafic réseau associé aux fonctions de réseau virtuel. Par exemple, le commutateur virtuel peut transférer le trafic généré par les fonctions de réseau virtuel au commutateur par l'intermédiaire du port de l'accélérateur et du port du commutateur. Chaque fonction de réseau virtuel peut être couplée à une interface de paravirtualisation de l'accélérateur, comme une file d'attente d'E/S virtuelle. Le trafic du réseau peut être traité dans un domaine de cohérence partagé par le processeur et l'accélérateur. L'invention concerne et revendique également d'autres modes de réalisation. |
Author | MEHTA, Deepal VENKATESAN, Namakkal N ROGERS, Gerald LIEW, Irene PALERMO, Stephen T GADIYAR, Rajesh CHIEN, Shih-Wei |
Author_xml | – fullname: GADIYAR, Rajesh – fullname: CHIEN, Shih-Wei – fullname: PALERMO, Stephen T – fullname: MEHTA, Deepal – fullname: LIEW, Irene – fullname: ROGERS, Gerald – fullname: VENKATESAN, Namakkal N |
BookMark | eNrjYmDJy89L5WSwC3F19vDz9_F393QNVnDzD1Lw83RWCPAPClEIcnUJdQ7x9PdTCPcM8VBwdHZ29XENcgxxdVEIBoo4e3j6ufMwsKYl5hSn8kJpbgZlN1eglG5qQX58anFBYnJqXmpJfLi_kYGhpaGZqbGpqaOhMXGqACWOLO0 |
ContentType | Patent |
DBID | EVB |
DatabaseName | esp@cenet |
DatabaseTitleList | |
Database_xml | – sequence: 1 dbid: EVB name: esp@cenet url: http://worldwide.espacenet.com/singleLineSearch?locale=en_EP sourceTypes: Open Access Repository |
DeliveryMethod | fulltext_linktorsrc |
Discipline | Medicine Chemistry Sciences Physics |
DocumentTitleAlternate | TECHNOLOGIES DE RÉDUCTION DE PORT NIC AVEC COMMUTATION ACCÉLÉRÉE |
ExternalDocumentID | WO2019165355A1 |
GroupedDBID | EVB |
ID | FETCH-epo_espacenet_WO2019165355A13 |
IEDL.DBID | EVB |
IngestDate | Fri Jul 19 15:11:14 EDT 2024 |
IsOpenAccess | true |
IsPeerReviewed | false |
IsScholarly | false |
Language | English French |
LinkModel | DirectLink |
MergedId | FETCHMERGED-epo_espacenet_WO2019165355A13 |
Notes | Application Number: WO2019US19377 |
OpenAccessLink | https://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20190829&DB=EPODOC&CC=WO&NR=2019165355A1 |
ParticipantIDs | epo_espacenet_WO2019165355A1 |
PublicationCentury | 2000 |
PublicationDate | 20190829 |
PublicationDateYYYYMMDD | 2019-08-29 |
PublicationDate_xml | – month: 08 year: 2019 text: 20190829 day: 29 |
PublicationDecade | 2010 |
PublicationYear | 2019 |
RelatedCompanies | INTEL CORPORATION |
RelatedCompanies_xml | – name: INTEL CORPORATION |
Score | 3.2174163 |
Snippet | Technologies for accelerated network processing include a computing device having a processor and an accelerator. The accelerator may be a field-programmable... |
SourceID | epo |
SourceType | Open Access Repository |
SubjectTerms | CALCULATING COMPUTING COUNTING ELECTRIC COMMUNICATION TECHNIQUE ELECTRIC DIGITAL DATA PROCESSING ELECTRICITY PHYSICS TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHICCOMMUNICATION |
Title | TECHNOLOGIES FOR NIC PORT REDUCTION WITH ACCELERATED SWITCHING |
URI | https://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20190829&DB=EPODOC&locale=&CC=WO&NR=2019165355A1 |
hasFullText | 1 |
inHoldings | 1 |
isFullTextHit | |
isPrint | |
link | http://utb.summon.serialssolutions.com/2.0.0/link/0/eLvHCXMwfV1LS8NAEB5Kfd60Kj6qLCi5BZPmUXOo0m62pKJJSaPtreSxC4KkxUb8-84uqfbU2-4sLMPAzOw3Ow-Au26aGkLwQvfcHAGK6Nj6Qy4snQvuFK4nZOGMzLYI3eDNfp45swZ8rmthVJ_QH9UcETUqR32vlL1e_gexfJVbubrPPpC0eBomPV-r0bEpB3h7mj_osXHkR1SjFHGbFsbqzHQd9K59xEo78iEtO-2z94GsS1luOpXhEeyO8b6yOoYGL1twQNez11qw_1p_ebdgT-Vo5isk1nq4OoHHhNEgVIMM2IQgkCPhiJJxFCcklrN0ZNyJTEdJQPqUshcW99FAkQlSqAxPncLtkOFSR5bmfxKYT6NN_q0zaJaLkp8D8VzbKDpWbqcZt7u55ZmpMFwuhFlYRpoZF9DedtPl9uMrOJRbGULteG1oVl_f_Bp9cJXdKNH9AmpyhOk |
link.rule.ids | 230,309,786,891,25594,76906 |
linkProvider | European Patent Office |
linkToHtml | http://utb.summon.serialssolutions.com/2.0.0/link/0/eLvHCXMwfV1LT8JAEJ4QfOBNUYOKuommt8a-KPaABrYlRaElpQo30sduYmIKkRr_vrMbUE7cNjPJZLLJzOw3Ow-A-3aSaJyzXHXsDAEKNyz1MeOmyjhr5bbDReOMqLYIbP_Nepm1ZhX43PTCyDmhP3I4IlpUhvZeSn-9_E9iubK2cvWQfiBp8dyPO66yRse6WODtKG6v441DN6QKpYjblCCSPN1uYXTtIlbaa4v5vOLx9N4TfSnL7aDSP4b9McoryhOosKIONbrZvVaHw9H6y7sOB7JGM1shcW2Hq1N4ij3qB3KRgTchCORIMKBkHEYxicQuHZF3ItNB7JMupd7Qi7rooMgEKVSkp87gru_hUUWV5n83MJ-G2_qb51AtFgVrAHFsS8sNM7OSlFntzHT0hGs241zPTS1JtQto7pJ0uZt9CzU_Hg3nw0HwegVHgiXSqYbThGr59c2uMR6X6Y28xl_JyofW |
openUrl | ctx_ver=Z39.88-2004&ctx_enc=info%3Aofi%2Fenc%3AUTF-8&rfr_id=info%3Asid%2Fsummon.serialssolutions.com&rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Apatent&rft.title=TECHNOLOGIES+FOR+NIC+PORT+REDUCTION+WITH+ACCELERATED+SWITCHING&rft.inventor=GADIYAR%2C+Rajesh&rft.inventor=CHIEN%2C+Shih-Wei&rft.inventor=PALERMO%2C+Stephen+T&rft.inventor=MEHTA%2C+Deepal&rft.inventor=LIEW%2C+Irene&rft.inventor=ROGERS%2C+Gerald&rft.inventor=VENKATESAN%2C+Namakkal+N&rft.date=2019-08-29&rft.externalDBID=A1&rft.externalDocID=WO2019165355A1 |