WIRING BOARD AND METHOD FOR MANUFACTURING WIRING BOARD

• Main Author: AWAJI, Daisuke
• Format: Patent
• Language: English; French; Japanese
• Published: 06.06.2019
• Subjects: ANTENNAS, i.e. RADIO AERIALS; BASIC ELECTRIC ELEMENTS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS; PRINTED CIRCUITS

The present invention addresses the problem of achieving a wiring board in which non-uniformity in the thickness of a joint part for joining a terminal group of an integrated circuit to an electrode group does not easily occur. This wiring board (1) is provided with a substrate (11) and an electrode group (12) formed on a first main surface of the substrate (11). A second main surface of the substrate (11) is flat. The height from the second main surface of the substrate (11) to the head top section of each electrode (12_i) is less than the maximum value (Smax = A1 + B1) of the sum of the thickness (Bi) of the electrode (12_i) and the thickness (Ai) of the substrate (11) in the vicinity of the electrode. La présente invention aborde le problème de la réalisation d'une carte de connexions dans laquelle une non-uniformité de l'épaisseur d'une partie de jonction pour joindre un groupe de bornes d'un circuit intégré à un groupe d'électrodes ne se produit pas facilement. Cette carte de connexions (1) est pourvue d'un substrat (11) et d'un groupe d'électrodes (12) formé sur une première surface principale du substrat (11). Une seconde surface principale du substrat (11) est plate. La hauteur depuis la seconde surface principale du substrat (11) jusqu'à la section supérieure de tête de chaque électrode (12_i) est inférieure à la valeur maximum (Smax = A1 + B1) de la somme de l'épaisseur (Bi) de l'électrode (12_i) et de l'épaisseur (Ai) du substrat (11) au voisinage de l'électrode. 電極群に集積回路の端子群を接合するための接合部の厚みにばらつきが生じ難い配線基板を実現すること。配線基板（１）は、基板（１１）と、基板（１１）の第１主面に形成された電極群（１２）と、を備えている。基板（１１）の第２主面は、平坦である。基板（１１）の第２主面から各電極（１２＿ｉ）の頭頂部までの高さは、各電極（１２＿ｉ）の厚み（Ｂｉ）と該電極周辺の基板（１１）の厚み（Ａｉ）との和の最大値（Ｓmax＝Ａ１＋Ｂ１）よりも小さい。