DRIVE CIRCUIT, TFT SUBSTRATE, AND DISPLAY DEVICE

• Main Authors: HORIUCHI, Satoshi, OGASAWARA, Isao, TOMINAGA, Masakatsu, HARA, Yoshihito, ASAI, Yoshihiro
• Format: Patent
• Language: English; French; Japanese
• Published: 30.08.2018
• Subjects: ADVERTISING; ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICESUSING STATIC MEANS TO PRESENT VARIABLE INFORMATION; BASIC ELECTRIC ELEMENTS; CRYPTOGRAPHY; DISPLAY; DISPLAYING; EDUCATION; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; INFORMATION STORAGE; LABELS OR NAME-PLATES; PHYSICS; SEALS; SEMICONDUCTOR DEVICES; SIGNS; STATIC STORES

The present invention, reduces the scale of a circuit scale while maintaining drive circuit characteristics. A drive circuit in which a transistor (Trc) that includes a gate electrode, a semiconductor film (HF), and first and second conducting electrodes (S, D) is formed above a substrate, wherein: the drive circuit comprises a first electrically conductive film (21) formed on a layer lower than the gate electrode, and a second electrically conductive film (22) that functions as the gate electrode; and a first capacitance (C1) is formed between the first electrically conductive film (21) and the second electrically conductive film (22). La présente invention réduit l'échelle d'une échelle de circuit tout en maintenant des caractéristiques de circuit d'attaque. Un circuit d'attaque dans lequel un transistor (Trc) qui comprend une électrode de grille, un film semiconducteur (HF), et des première et seconde électrodes conductrices (S, D) est formé au-dessus d'un substrat, le circuit d'attaque comprenant un premier film électroconducteur (21) formé sur une couche inférieure à l'électrode de grille, et un second film électroconducteur (22) qui fonctionne comme électrode de grille; et une première capacité (C1) est formée entre le premier film électroconducteur (21) et le second film électroconducteur (22). 駆動回路の特性を維持しつつ回路規模を小さくする。基板よりも上側に、ゲート電極と半導体膜（ＨＦ）と第１および第２導通電極（Ｓ・Ｄ）とを含むトランジスタ（ＴＲｃ）が形成されている駆動回路であって、前記ゲート電極よりも下層に形成された第１導電膜（２１）と、前記ゲート電極として機能する第２導電膜（２２）とを備え、前記第１導電膜（２１）と前記第２導電膜（２２）との間に第１容量（Ｃ１）が形成されている。