LOW ACTIVITY STATE OPERATION

The invention relates to an apparatus comprising: at least one processor and at least one memory including a computer program code, the at least one memory and the computer program code configured to, with the at least one processor, cause the apparatus at least to: detect a condition to a change to...

Full description

Saved in:
Bibliographic Details
Main Authors VESTERINEN, Seppo Ilmari, SAILY, Mikko
Format Patent
LanguageEnglish
French
Published 20.07.2017
Subjects
Online AccessGet full text

Cover

Loading…
More Information
Summary:The invention relates to an apparatus comprising: at least one processor and at least one memory including a computer program code, the at least one memory and the computer program code configured to, with the at least one processor, cause the apparatus at least to: detect a condition to a change to a low activity state; inform a serving node on the change to the low activity state; carry out the change to the low activity state and maintain information on the serving node, and in the case a cell change is carried out, inform the serving node on the cell change as instructed by the serving node. L'invention concerne un appareil comprenant : au moins un processeur et au moins une mémoire comprenant un code de programme informatique, la ou les mémoires et le code de programme informatique étant configurés pour, avec le ou les processeurs, amener l'appareil au moins à : détecter une condition pour un changement vers un état de faible activité; informer un nœud de desserte quant au changement vers l'état de faible activité; mettre en œuvre le changement vers l'état de faible activité et conserver des informations sur le nœud de desserte, et dans le cas où un changement de cellule est mis en œuvre, informer le nœud de desserte quant au changement de cellule comme demandé par le nœud de desserte.
Bibliography:Application Number: WO2016EP50708