SYSTEMS AND METHODS OF FORMING INTERCONNECTS WITH REDUCED CAPACITIVE COUPLING
A method includes forming an electronic device structure including a substrate, an oxide layer, and a first low-k layer (104). The method also includes forming openings by patterning the oxide layer, filling the openings with a conductive material to form conductive structures (108) within the openi...
Saved in:
Main Authors | , , , , |
---|---|
Format | Patent |
Language | English French |
Published |
17.09.2015
|
Subjects | |
Online Access | Get full text |
Cover
Loading…
Abstract | A method includes forming an electronic device structure including a substrate, an oxide layer, and a first low-k layer (104). The method also includes forming openings by patterning the oxide layer, filling the openings with a conductive material to form conductive structures (108) within the openings, and removing the oxide layer using the first low-k layer as an etch stop layer. The conductive structures contact the first low-k layer. Removing the oxide layer includes performing a chemical vapor etch process with respect to the oxide layer to form an etch byproduct and removing the etch byproduct. The method includes forming a second low-k layer (1202) using a deposition process that causes the second low-k layer to define one or more cavities (1204). Each cavity is defined between a first conductive structure and an adjacent conductive structure, the first and second conductive structures have a spacing (1206) therebetween that is smaller than a threshold distance.
L'invention porte sur un procédé qui comprend la formation d'une structure de dispositif électronique comprenant un substrat, une couche d'oxyde et une première couche à faible k (104). Le procédé consiste également à former des ouvertures par modélisation de la couche d'oxyde, à remplir les ouvertures avec un matériau conducteur pour former des structures conductrices (108) à l'intérieur des ouvertures, et à retirer la couche d'oxyde à l'aide de la première couche à faible k en tant que couche d'arrêt de gravure. Les structures conductrices sont en contact avec la première couche à faible k. Le retrait de la couche d'oxyde comprend la réalisation d'un processus de gravure chimique en phase vapeur par rapport à la couche d'oxyde pour former un sous-produit de gravure et le retrait du sous-produit de gravure. Le procédé comprend la formation d'une seconde couche à faible k (1202) à l'aide d'un processus de dépôt qui amène la seconde couche à faible k à définir une ou plusieurs cavités (1204). Chaque cavité est définie entre une première structure conductrice et une structure conductrice adjacente, les première et seconde structures conductrices ont un espacement (1206) entre elles qui est plus petit qu'une distance seuil. |
---|---|
AbstractList | A method includes forming an electronic device structure including a substrate, an oxide layer, and a first low-k layer (104). The method also includes forming openings by patterning the oxide layer, filling the openings with a conductive material to form conductive structures (108) within the openings, and removing the oxide layer using the first low-k layer as an etch stop layer. The conductive structures contact the first low-k layer. Removing the oxide layer includes performing a chemical vapor etch process with respect to the oxide layer to form an etch byproduct and removing the etch byproduct. The method includes forming a second low-k layer (1202) using a deposition process that causes the second low-k layer to define one or more cavities (1204). Each cavity is defined between a first conductive structure and an adjacent conductive structure, the first and second conductive structures have a spacing (1206) therebetween that is smaller than a threshold distance.
L'invention porte sur un procédé qui comprend la formation d'une structure de dispositif électronique comprenant un substrat, une couche d'oxyde et une première couche à faible k (104). Le procédé consiste également à former des ouvertures par modélisation de la couche d'oxyde, à remplir les ouvertures avec un matériau conducteur pour former des structures conductrices (108) à l'intérieur des ouvertures, et à retirer la couche d'oxyde à l'aide de la première couche à faible k en tant que couche d'arrêt de gravure. Les structures conductrices sont en contact avec la première couche à faible k. Le retrait de la couche d'oxyde comprend la réalisation d'un processus de gravure chimique en phase vapeur par rapport à la couche d'oxyde pour former un sous-produit de gravure et le retrait du sous-produit de gravure. Le procédé comprend la formation d'une seconde couche à faible k (1202) à l'aide d'un processus de dépôt qui amène la seconde couche à faible k à définir une ou plusieurs cavités (1204). Chaque cavité est définie entre une première structure conductrice et une structure conductrice adjacente, les première et seconde structures conductrices ont un espacement (1206) entre elles qui est plus petit qu'une distance seuil. |
Author | ZHU, JOHN JIANHONG SONG, STANLEY SEUNGCHUL YEAP, CHOH FEI RIM, KERN XU, JEFFREY JUNHAO |
Author_xml | – fullname: XU, JEFFREY JUNHAO – fullname: YEAP, CHOH FEI – fullname: RIM, KERN – fullname: SONG, STANLEY SEUNGCHUL – fullname: ZHU, JOHN JIANHONG |
BookMark | eNqNyr0KwjAQAOAMOvj3DgfOQmtVXMPlagImKc3V4lSKxEnSQn1_dPABnL7lW4pZGlJcCBvugckGkE6BJdZeBfAllL62xl3AOKYavXOEHKA1rKEm1SApQFlJNGxuBOib6vrtazF_9q8pbn6uxLYkRr2L49DFaewfMcV31_p9lh_z4pydDjIv_lsf7XYxFQ |
ContentType | Patent |
DBID | EVB |
DatabaseName | esp@cenet |
DatabaseTitleList | |
Database_xml | – sequence: 1 dbid: EVB name: esp@cenet url: http://worldwide.espacenet.com/singleLineSearch?locale=en_EP sourceTypes: Open Access Repository |
DeliveryMethod | fulltext_linktorsrc |
Discipline | Medicine Chemistry Sciences |
DocumentTitleAlternate | SYSTÈMES ET PROCÉDÉS DE FORMATION D'INTERCONNEXIONS À COUPLAGE CAPACITIF RÉDUIT |
ExternalDocumentID | WO2015138064A1 |
GroupedDBID | EVB |
ID | FETCH-epo_espacenet_WO2015138064A13 |
IEDL.DBID | EVB |
IngestDate | Fri Jul 19 15:13:13 EDT 2024 |
IsOpenAccess | true |
IsPeerReviewed | false |
IsScholarly | false |
Language | English French |
LinkModel | DirectLink |
MergedId | FETCHMERGED-epo_espacenet_WO2015138064A13 |
Notes | Application Number: WO2015US14836 |
OpenAccessLink | https://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20150917&DB=EPODOC&CC=WO&NR=2015138064A1 |
ParticipantIDs | epo_espacenet_WO2015138064A1 |
PublicationCentury | 2000 |
PublicationDate | 20150917 |
PublicationDateYYYYMMDD | 2015-09-17 |
PublicationDate_xml | – month: 09 year: 2015 text: 20150917 day: 17 |
PublicationDecade | 2010 |
PublicationYear | 2015 |
RelatedCompanies | QUALCOMM INCORPORATED |
RelatedCompanies_xml | – name: QUALCOMM INCORPORATED |
Score | 2.9998546 |
Snippet | A method includes forming an electronic device structure including a substrate, an oxide layer, and a first low-k layer (104). The method also includes forming... |
SourceID | epo |
SourceType | Open Access Repository |
SubjectTerms | BASIC ELECTRIC ELEMENTS ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ELECTRICITY SEMICONDUCTOR DEVICES |
Title | SYSTEMS AND METHODS OF FORMING INTERCONNECTS WITH REDUCED CAPACITIVE COUPLING |
URI | https://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20150917&DB=EPODOC&locale=&CC=WO&NR=2015138064A1 |
hasFullText | 1 |
inHoldings | 1 |
isFullTextHit | |
isPrint | |
link | http://utb.summon.serialssolutions.com/2.0.0/link/0/eLvHCXMwfV3dS8MwEA9DRX3TqfgxJaD0rWjXrHEPQ7oktRX7wdp9-DSaroIg3XAV_30vYdM97S3JhSMJ_PLLJXcXhO66pLTbOemYufVQmkTOqNktc2laTunkgD7HtlS8cxg5_pC8TDqTBvpcx8LoPKE_OjkiIKoAvNd6v178X2Jx7Vu5vJcf0DR_8rIeN1bWsaXojxq83xNJzGNmMAZ2mxENtMyyH4GAXbCVduEgTRUexKiv4lIWm6TiHaG9BPRV9TFqlFUTHbD132tNtB-unryhuELf8gSF6VuaiTDFbsRxKDI_5imOPQyGXBhEz1int2VxFAmWpXgcZD4eqJ91BMfMTVwWZMFIYBYPk1fofopuPZEx34RxTf-WYTqONydhn6Gdal6V5wjrnO_vTmHnOSGyPZNFWxZA5LQg0qI5vUCtbZout4uv0KGqKh8Ji7bQTv31XV4DEdfyRq_fL415hS4 |
link.rule.ids | 230,309,783,888,25576,76876 |
linkProvider | European Patent Office |
linkToHtml | http://utb.summon.serialssolutions.com/2.0.0/link/0/eLvHCXMwfV3dS8MwED_GFPVNp-LH1IDSt6Jdu9Y9DOnS1FbXD9bsw6fRdBUE6Yar-O97DZvuaW8hF8Ll4JdfLrm7ANx1jFxvpUZbTbWHXDXEzFI7eSpUzczNFNFn6lqV7xyEpjc0XibtSQ0-17kwsk7ojyyOiIjKEO-l3K8X_5dYjoytXN6LD-yaP7m86ygr71ir6M9SnF6XxZETUYVS9NuUcCBlmv6IBGyjr7SDh2yrwgMb9aq8lMUmqbiHsBvjfEV5BLW8aMA-Xf-91oC9YPXkjc0V-pbHECRvCWdBQuzQIQHjXuQkJHIJOnKBHz4TWd6WRmHIKE_I2OceGVQ_6zCHUDu2qc_9ESM0GsZ9HH4Cty7j1FNRr-mfGabjaHMR-inUi3mRnwGRNd_fzUxPU8MQrZnIWiJDIrcyQ2hWap1Dc9tMF9vFN7Dv8aA_Rc1eL-GgElXxEprVhHr59Z1fISmX4lra8hf4XYgh |
openUrl | ctx_ver=Z39.88-2004&ctx_enc=info%3Aofi%2Fenc%3AUTF-8&rfr_id=info%3Asid%2Fsummon.serialssolutions.com&rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Apatent&rft.title=SYSTEMS+AND+METHODS+OF+FORMING+INTERCONNECTS+WITH+REDUCED+CAPACITIVE+COUPLING&rft.inventor=XU%2C+JEFFREY+JUNHAO&rft.inventor=YEAP%2C+CHOH+FEI&rft.inventor=RIM%2C+KERN&rft.inventor=SONG%2C+STANLEY+SEUNGCHUL&rft.inventor=ZHU%2C+JOHN+JIANHONG&rft.date=2015-09-17&rft.externalDBID=A1&rft.externalDocID=WO2015138064A1 |