SEMICONDUCTOR DEVICE

• Main Authors: KAWAKAMI TSUYOSHI, MASUOKA FUMIHITO, NISHII AKITO, NAKAMURA KATSUMI, CHEN ZE
• Format: Patent
• Language: English; French; Japanese
• Published: 16.07.2015
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

The present invention is a semiconductor device that has achieved small size, high withstand voltage properties and high reliability. The present invention comprises: an electrical field alleviation layer (13) that surrounds an active region on the surface of a semiconductor substrate (11); an insulating film (19) that covers the electrical field alleviation layer; a first electrode (15) which is disposed on top of the active region; a plurality of metal layers (31-35) formed on top of the insulating film at the electrical field alleviation layer formation position; a second electrode (16) that surrounds the plurality of metal layers; and a semi-insulating film (23) disposed on top of the insulating film stretching from the first electrode to the second electrode. The space charge amount of impurities in the electrical field alleviation layer decreases with distance from the active region, and the metal layer width (W)/the distance (D) between outer edges of metal layers decreases with distance from the first electrode. La présente invention est un dispositif semi-conducteur qui a atteint une petite taille, des propriétés de haute tension de résistance et une haute fiabilité. La présente invention comprend : une couche d'atténuation de champ électrique (13) qui entoure une zone active sur la surface d'un substrat semi-conducteur (11) ; une pellicule isolante (19) qui recouvre la couche d'atténuation de champ électrique ; une première électrode (15) qui est disposée en haut de la zone active ; une pluralité de couches de métal (31-35) formées en haut de la pellicule isolante à la position de formation de la couche d'atténuation de champ électrique ; une seconde électrode (16) qui entoure la pluralité de couches de métal ; et une pellicule semi-isolante (23) disposée en haut de la pellicule isolante s'étendant de la première électrode à la seconde électrode. La quantité de charge d'espace d'impuretés dans la couche d'atténuation de champ électrique décroît avec la distance depuis la zone active, et la largeur des couches de métal (W)/la distance (D) entre les bords extérieurs des couches de métal décroît avec la distance depuis la première électrode. 　本発明は、小面積、高耐圧性及び高信頼性を鼎立した半導体装置である。本発明は、半導体基板（１１）表面で活性領域を囲む電界緩和層（１３）と、電界緩和層を覆う絶縁膜（１９）と、活性領域上の第１電極（１５）と、電界緩和層形成位置の絶縁膜上に形成された複数の金属層（３１～３５）と、複数の金属層を囲む第２電極（１６）と、第１電極から第２電極に亘る絶縁膜上の半絶縁膜（２３）とを備え、電界緩和層の不純物の空間電荷量が活性領域から離れるにつれて減少し、各金属層の幅Ｗ／各金属層間の外縁端間距離Ｄが第１電極から離れるにつれて小さくなる。