SEMICONDUCTOR DEVICE
This semiconductor device is provided with a first wiring layer laminated above an element electrode on a Si substrate, and a second wiring layer laminated above the first wiring layer. The first wiring layer includes first source electrode wiring and first drain electrode wiring, the second wiring...
Saved in:
Main Authors | , |
---|---|
Format | Patent |
Language | English French Japanese |
Published |
26.06.2014
|
Subjects | |
Online Access | Get full text |
Cover
Loading…
Abstract | This semiconductor device is provided with a first wiring layer laminated above an element electrode on a Si substrate, and a second wiring layer laminated above the first wiring layer. The first wiring layer includes first source electrode wiring and first drain electrode wiring, the second wiring layer includes second source electrode wiring and second drain electrode wiring, and the first wiring layer includes a first region where the first source electrode wiring and the first drain electrode wiring are continuously disposed, and a second region where the first source electrode wiring and the first drain electrode wiring are discontinuously disposed. The second source electrode wiring and the second drain electrode wiring are disposed to alternately cover the first region and the second region, an external connecting terminal is not connected above the second region, and the external connecting terminal is bonded to the second source electrode wiring and the second drain electrode wiring above the first region.
L'invention concerne un composant semiconducteur comprenant une première couche de câblage laminée au-dessus d'une électrode d'élément sur un substrat en Si, et une deuxième couche de câblage laminée au-dessus de la première couche de câblage. La première couche de câblage comprend un premier câblage d'électrode de source et un premier câblage d'électrode de drain, la deuxième couche de câblage comprend un deuxième câblage d'électrode de source et un deuxième câblage d'électrode de drain, et la première couche de câblage contient une première région où le premier câblage d'électrode de source et le premier câblage d'électrode de drain sont disposés de manière continue, et une deuxième région où le premier câblage d'électrode de source et le premier câblage d'électrode de drain sont disposés de manière discontinue. Le deuxième câblage d'électrode de source et le deuxième câblage d'électrode de drain sont disposés de manière à couvrir en alternance la première région et la deuxième région, une borne de connexion externe n'est pas connectée au-dessus de la deuxième région et la borne de connexion externe est reliée au deuxième câblage d'électrode de source et au deuxième câblage d'électrode de drain au-dessus de la première région. |
---|---|
AbstractList | This semiconductor device is provided with a first wiring layer laminated above an element electrode on a Si substrate, and a second wiring layer laminated above the first wiring layer. The first wiring layer includes first source electrode wiring and first drain electrode wiring, the second wiring layer includes second source electrode wiring and second drain electrode wiring, and the first wiring layer includes a first region where the first source electrode wiring and the first drain electrode wiring are continuously disposed, and a second region where the first source electrode wiring and the first drain electrode wiring are discontinuously disposed. The second source electrode wiring and the second drain electrode wiring are disposed to alternately cover the first region and the second region, an external connecting terminal is not connected above the second region, and the external connecting terminal is bonded to the second source electrode wiring and the second drain electrode wiring above the first region.
L'invention concerne un composant semiconducteur comprenant une première couche de câblage laminée au-dessus d'une électrode d'élément sur un substrat en Si, et une deuxième couche de câblage laminée au-dessus de la première couche de câblage. La première couche de câblage comprend un premier câblage d'électrode de source et un premier câblage d'électrode de drain, la deuxième couche de câblage comprend un deuxième câblage d'électrode de source et un deuxième câblage d'électrode de drain, et la première couche de câblage contient une première région où le premier câblage d'électrode de source et le premier câblage d'électrode de drain sont disposés de manière continue, et une deuxième région où le premier câblage d'électrode de source et le premier câblage d'électrode de drain sont disposés de manière discontinue. Le deuxième câblage d'électrode de source et le deuxième câblage d'électrode de drain sont disposés de manière à couvrir en alternance la première région et la deuxième région, une borne de connexion externe n'est pas connectée au-dessus de la deuxième région et la borne de connexion externe est reliée au deuxième câblage d'électrode de source et au deuxième câblage d'électrode de drain au-dessus de la première région. |
Author | KAIBARA, KAZUHIRO HIRANO, HIROSHIGE |
Author_xml | – fullname: HIRANO, HIROSHIGE – fullname: KAIBARA, KAZUHIRO |
BookMark | eNrjYmDJy89L5WQQCXb19XT293MJdQ7xD1JwcQ3zdHblYWBNS8wpTuWF0twMym6uIc4euqkF-fGpxQWJyal5qSXx4f5GBoYmBpbmpkYmjobGxKkCAMnqIVw |
ContentType | Patent |
DBID | EVB |
DatabaseName | esp@cenet |
DatabaseTitleList | |
Database_xml | – sequence: 1 dbid: EVB name: esp@cenet url: http://worldwide.espacenet.com/singleLineSearch?locale=en_EP sourceTypes: Open Access Repository |
DeliveryMethod | fulltext_linktorsrc |
Discipline | Medicine Chemistry Sciences |
DocumentTitleAlternate | COMPOSANT SEMICONDUCTEUR |
ExternalDocumentID | WO2014097524A1 |
GroupedDBID | EVB |
ID | FETCH-epo_espacenet_WO2014097524A13 |
IEDL.DBID | EVB |
IngestDate | Fri Jul 19 14:51:23 EDT 2024 |
IsOpenAccess | true |
IsPeerReviewed | false |
IsScholarly | false |
Language | English French Japanese |
LinkModel | DirectLink |
MergedId | FETCHMERGED-epo_espacenet_WO2014097524A13 |
Notes | Application Number: WO2013JP06369 |
OpenAccessLink | https://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20140626&DB=EPODOC&CC=WO&NR=2014097524A1 |
ParticipantIDs | epo_espacenet_WO2014097524A1 |
PublicationCentury | 2000 |
PublicationDate | 20140626 |
PublicationDateYYYYMMDD | 2014-06-26 |
PublicationDate_xml | – month: 06 year: 2014 text: 20140626 day: 26 |
PublicationDecade | 2010 |
PublicationYear | 2014 |
RelatedCompanies | PANASONIC CORPORATION |
RelatedCompanies_xml | – name: PANASONIC CORPORATION |
Score | 3.053686 |
Snippet | This semiconductor device is provided with a first wiring layer laminated above an element electrode on a Si substrate, and a second wiring layer laminated... |
SourceID | epo |
SourceType | Open Access Repository |
SubjectTerms | BASIC ELECTRIC ELEMENTS ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ELECTRICITY SEMICONDUCTOR DEVICES |
Title | SEMICONDUCTOR DEVICE |
URI | https://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20140626&DB=EPODOC&locale=&CC=WO&NR=2014097524A1 |
hasFullText | 1 |
inHoldings | 1 |
isFullTextHit | |
isPrint | |
link | http://utb.summon.serialssolutions.com/2.0.0/link/0/eLvHCXMwY2BQAR0umZhokKJrYZGcqAssJRN1k9KSUnUtjI3NLFKBCSopDTQ04Otn5hFq4hVhGsHEkAPbCwM-J7QcfDgiMEclA_N7Cbi8LkAMYrmA11YW6ydlAoXy7d1CbF3UoL1jYG8B2EBXc3GydQ3wd_F3VnN2Bvbb1PyCIHKW5qZGJo7AvhIrsCFtDsoPrmFOoH0pBciVipsgA1sA0Ly8EiEGpqxEYQZOZ9jda8IMHL7QKW8gE5r7ikUYRIJBgebv5xLqHOIfpODiGubp7CrKoOzmGuLsoQs0Ph7um_hwf2S3GIsxsAD7-akSDArJBmYpRmmWycnGlikmScAQM0k1TAV28oBtLIvU1CQLSQYZfCZJ4ZeWZuACcUGrnIzMZBhYSopKU2WB9WlJkhw4GACWinYQ |
link.rule.ids | 230,309,783,888,25576,76876 |
linkProvider | European Patent Office |
linkToHtml | http://utb.summon.serialssolutions.com/2.0.0/link/0/eLvHCXMwfV3dT8IwEL8QNOKbgkYUlUSzt0XcxugeiJF2y1C2ERzI27JuXaIxSmSGf5_rHMoTb00vubSX3sevvbsC3MrmknHcSVVCklhFKxmrPONCJbpuEoEHimfyasDzTXdqPM278wp8bGphij6hq6I5ImpUgvqeF_Z68X-JxYrcyuUdf8Oprwcn7DOlRMeIFjBAV9igb48DFlCFUsRtij_5pVm9rmY8IlbawyC7J_XBng1kXcpi26k4R7A_Rn6f-TFU3uM61Ojm77U6HHjlkzcOS-1bNqDxIoUW-GxKw2DSZvZsSO0TuHHskLoqso_-dhO9Bttr0U-hijhfnEE76ZiplllJolupwVFihrgXCPIwxiJCcNKE1i5O57vJ11BzQ28UjYb-8wUcSpLMeNLMFlTz7x9xib4151eFSNZKNXkD |
openUrl | ctx_ver=Z39.88-2004&ctx_enc=info%3Aofi%2Fenc%3AUTF-8&rfr_id=info%3Asid%2Fsummon.serialssolutions.com&rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Apatent&rft.title=SEMICONDUCTOR+DEVICE&rft.inventor=HIRANO%2C+HIROSHIGE&rft.inventor=KAIBARA%2C+KAZUHIRO&rft.date=2014-06-26&rft.externalDBID=A1&rft.externalDocID=WO2014097524A1 |