SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE FABRICATION METHOD

• Main Authors: SAKATA, TOSHIAKI, NIIMURA, YASUSHI
• Format: Patent
• Language: English; French; Japanese
• Published: 23.01.2014
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

As an n--type drift layer which is disposed between a first primary face of a first conductive semiconductor substrate whereupon an MOS gate structure is formed and a second primary face which is on the opposite side from the first primary face, provided is a parallel p-n layer (20) of a structure wherein: n-type regions (1) and p-type regions (2) of a structure in which the length is longer in the direction which intersects primary faces of the substrate than the width of the direction which is parallel to the primary faces of the substrate are alternately arrayed in contact in the direction which is parallel to the primary faces of the substrate, and the p-n junctions between the n-type regions (1) and the p-type regions (2) are arrayed in the direction which intersects the primary faces of the substrate. Lower end parts (26) on the second primary face sides of the p-type regions (2) have a configuration in which high-concentration lower end parts of p-type low-concentration regions and low-concentration lower end parts of the p-type low-concentration regions are repeated at a prescribed pitch in the direction which is parallel to the primary faces of the substrate. The trade-off between turn-off loss and turn-off dv/dt is thus improved, and it is possible to provide a superjunction MOS semiconductor device with improved avalanche ruggedness. Cette invention concerne un dispositif à semi-conducteur comprenant une couche P-N parallèle (20) en tant que couche de drift de type N disposée entre une première face primaire d'un premier substrat semi-conducteur conducteur sur lequel est formée une structure de grille MOS et une seconde face primaire disposée du côté opposé par rapport à la première face primaire. Ladite couche P-N parallèle (20) présente une structure telle que : les régions de type N (1) et les régions de type P (2) d'une structure dont la longueur dans le sens perpendiculaire aux faces primaires du substrat est supérieure est supérieure à la largeur dans le sens parallèle aux faces primaires du substrat, lesdites régions étant agencées de manière alternée, en contact les unes avec les autres, dans le sens parallèle aux faces primaires du substrat. Les jonctions P-N entre les régions de type N (1) et les régions de type P (2) sont agencées dans le sens perpendiculaire aux faces primaires du substrat. Les parties d'extrémité inférieure (26) des côtés orientés vers les faces primaires des régions de type P (2) présentent une configuration telle que les parties d'extrémité inférieure à concentration supérieure des régions de type P à faible concentration et les parties d'extrémité inférieure à concentration inférieure des régions de type P à faible concentration sont répétées à un pas prédéterminé dans le sens parallèle aux faces primaires du substrat. Le compromis de performance entre les pertes de mise hors tension et la valeur dv/dt de mise hors tension est ainsi amélioré et il est possible de réaliser un dispositif à semi-conducteur MOS présentant une robustesse améliorée en régime d'avalanche.