SELECTIVE SELF-ALIGNED DOUBLE PATTERNING OF REGIONS IN AN INTEGRATED CIRCUIT DEVICE

A selective self-aligned dual patterning method. The method includes performing a single lithography operation to form a patterned mask having a narrow feature in a region of a substrate that is to a have pitch-reduced feature and a wide feature in a region of the substrate that is to have a non-pit...

Full description

Saved in:
Bibliographic Details
Main Authors WOO, HYUNGJE, KIM, HUN, SANG, KOSEKI, SHINICHI, LIU, CHUNG, TUNCEL, EDA
Format Patent
LanguageEnglish
French
Published 25.11.2010
Subjects
Online AccessGet full text

Cover

Loading…
Abstract A selective self-aligned dual patterning method. The method includes performing a single lithography operation to form a patterned mask having a narrow feature in a region of a substrate that is to a have pitch-reduced feature and a wide feature in a region of the substrate that is to have a non-pitch-reduced feature. Using the patterned mask, a template mask is formed with a first etch and the patterned mask is then removed from the narrow feature while being retained over the wide feature. The template mask is then thinned with a second etch to introduce a thickness delta in the template mask between the narrow and wide features. A spacer mask is then formed and the thinned narrow template mask is removed to leave a pitch double spacer mask while the thick wide template mask feature is retained to leave a non- pitch reduced mask. La présente invention a trait à un procédé de double formation de motifs auto-alignée sélective. Le procédé inclut une étape consistant à effectuer une seule opération de lithographie pour former un masque à motifs doté d'un élément étroit dans une région d'un substrat qui doit avoir un élément de pas réduit et d'un élément large dans une région du substrat qui doit avoir un élément de pas non réduit. A l'aide du masque à motifs, un masque modèle est formé avec une première gravure et le masque à motifs est ensuite supprimé de l'élément étroit tout en étant conservé sur l'élément large. Le masque modèle est ensuite aminci avec une seconde gravure pour introduire un delta d'épaisseur dans le masque modèle entre les éléments étroite et large. Un masque d'entretoise est alors formé et le masque modèle étroit aminci est supprimé pour laisser un masque d'entretoise à double pas tandis que l'élément de masque modèle large épais est conservé pour laisser un masque de pas non réduit.
AbstractList A selective self-aligned dual patterning method. The method includes performing a single lithography operation to form a patterned mask having a narrow feature in a region of a substrate that is to a have pitch-reduced feature and a wide feature in a region of the substrate that is to have a non-pitch-reduced feature. Using the patterned mask, a template mask is formed with a first etch and the patterned mask is then removed from the narrow feature while being retained over the wide feature. The template mask is then thinned with a second etch to introduce a thickness delta in the template mask between the narrow and wide features. A spacer mask is then formed and the thinned narrow template mask is removed to leave a pitch double spacer mask while the thick wide template mask feature is retained to leave a non- pitch reduced mask. La présente invention a trait à un procédé de double formation de motifs auto-alignée sélective. Le procédé inclut une étape consistant à effectuer une seule opération de lithographie pour former un masque à motifs doté d'un élément étroit dans une région d'un substrat qui doit avoir un élément de pas réduit et d'un élément large dans une région du substrat qui doit avoir un élément de pas non réduit. A l'aide du masque à motifs, un masque modèle est formé avec une première gravure et le masque à motifs est ensuite supprimé de l'élément étroit tout en étant conservé sur l'élément large. Le masque modèle est ensuite aminci avec une seconde gravure pour introduire un delta d'épaisseur dans le masque modèle entre les éléments étroite et large. Un masque d'entretoise est alors formé et le masque modèle étroit aminci est supprimé pour laisser un masque d'entretoise à double pas tandis que l'élément de masque modèle large épais est conservé pour laisser un masque de pas non réduit.
Author KIM, HUN, SANG
KOSEKI, SHINICHI
LIU, CHUNG
WOO, HYUNGJE
TUNCEL, EDA
Author_xml – fullname: WOO, HYUNGJE
– fullname: KIM, HUN, SANG
– fullname: KOSEKI, SHINICHI
– fullname: LIU, CHUNG
– fullname: TUNCEL, EDA
BookMark eNqNiksKwjAUALPQhb87PHBdaFI8QExe44OSSPpal6VIXElbqPfHLDyAm5lZzF5spnlKO9G22KBh6hFy1YVuyHm0YEN3bRDumhmjJ-8g1BDRUfAtkAftMxld1JxvQ9F0xGCxJ4NHsX2N7zWdfj6Ic41sbkVa5iGty_hMU_oMj6BKWcrqIlWpVfXf9QXauzIq
ContentType Patent
DBID EVB
DatabaseName esp@cenet
DatabaseTitleList
Database_xml – sequence: 1
  dbid: EVB
  name: esp@cenet
  url: http://worldwide.espacenet.com/singleLineSearch?locale=en_EP
  sourceTypes: Open Access Repository
DeliveryMethod fulltext_linktorsrc
Discipline Medicine
Chemistry
Sciences
Physics
DocumentTitleAlternate DOUBLE FORMATION DE MOTIFS AUTO-ALIGNÉE SÉLECTIVE DANS DES RÉGIONS D'UN DISPOSITIF À CIRCUIT INTÉGRÉ
ExternalDocumentID WO2010135120A2
GroupedDBID EVB
ID FETCH-epo_espacenet_WO2010135120A23
IEDL.DBID EVB
IngestDate Fri Sep 06 06:11:25 EDT 2024
IsOpenAccess true
IsPeerReviewed false
IsScholarly false
Language English
French
LinkModel DirectLink
MergedId FETCHMERGED-epo_espacenet_WO2010135120A23
Notes Application Number: WO2010US34605
OpenAccessLink https://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20101125&DB=EPODOC&CC=WO&NR=2010135120A2
ParticipantIDs epo_espacenet_WO2010135120A2
PublicationCentury 2000
PublicationDate 20101125
PublicationDateYYYYMMDD 2010-11-25
PublicationDate_xml – month: 11
  year: 2010
  text: 20101125
  day: 25
PublicationDecade 2010
PublicationYear 2010
RelatedCompanies KIM, HUN, SANG
KOSEKI, SHINICHI
LIU, CHUNG
WOO, HYUNGJE
TUNCEL, EDA
APPLIED MATERIALS, INC
RelatedCompanies_xml – name: WOO, HYUNGJE
– name: KOSEKI, SHINICHI
– name: APPLIED MATERIALS, INC
– name: TUNCEL, EDA
– name: KIM, HUN, SANG
– name: LIU, CHUNG
Score 2.7898397
Snippet A selective self-aligned dual patterning method. The method includes performing a single lithography operation to form a patterned mask having a narrow feature...
SourceID epo
SourceType Open Access Repository
SubjectTerms APPARATUS SPECIALLY ADAPTED THEREFOR
BASIC ELECTRIC ELEMENTS
CINEMATOGRAPHY
ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
ELECTRICITY
ELECTROGRAPHY
HOLOGRAPHY
MATERIALS THEREFOR
ORIGINALS THEREFOR
PHOTOGRAPHY
PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES,e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTORDEVICES
PHYSICS
SEMICONDUCTOR DEVICES
Title SELECTIVE SELF-ALIGNED DOUBLE PATTERNING OF REGIONS IN AN INTEGRATED CIRCUIT DEVICE
URI https://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20101125&DB=EPODOC&locale=&CC=WO&NR=2010135120A2
hasFullText 1
inHoldings 1
isFullTextHit
isPrint
link http://utb.summon.serialssolutions.com/2.0.0/link/0/eLvHCXMwfV3dS8MwED_G_HzTqfgxJaD0rbjaD7eHIV2adpWtHV039zaafoAg3XAV_30vcdM97S0kcCQhv_vdJXcXgIei3coMS0fLLdFS1UhNAyHVFoFrZpa0MyvRTJE7PAys_sR4nZmzGnxscmFkndBvWRwREZUi3iupr5f_l1iOjK1cPfJ37Fq8uHHXUdbeMZ4vJGzF6XXZKHRCqlCKfpsSRL9jOrJby0aFvYeG9LPAA5v2RF7KcptU3BPYH6G8sjqFWl424Ihu_l5rwOFw_eTdgAMZo5musHONw9UZjMdswGjsTxnBlqvaA98LmEOccNIbMDKyY1Ho1g88ErokYp5IFSZ-QOyAiBq4XmSjwiLUj-jEj4nDpj5l53Dvspj2VZzn_G9b5m_h9qL0C6iXizK_BGLladLhHbR80D7oFBxJiBd5nvIM3Rdu6VfQ3CXpevfwDRzLF3RNU5_MJtSrz6_8Fom54ndyP38ANRSI9Q
link.rule.ids 230,309,783,888,25576,76876
linkProvider European Patent Office
linkToHtml http://utb.summon.serialssolutions.com/2.0.0/link/0/eLvHCXMwfV3dT8IwEL8Q_MA3RY0fqE00e1tk7EN4IGZ03aiOjYyBvJF9kZiYQWTGf99bBeWJt6ZNLm3T3_3u2rsrwMO83Uw1Q0XLLVISWUt0DSHVLgPX9DRqp0ak6GXu8MAz-mPtZapPK_CxyYURdUK_RXFERFSCeC-Evl7-X2JZIrZy9Ri_Y9fi2Q67lrT2jvF8IWFLVq_Lhr7lU4lS9NskL_gdU5HdmiYq7D00sp9KPLBJr8xLWW6Tin0M-0OUlxcnUMnyOtTo5u-1OhwO1k_edTgQMZrJCjvXOFydwmjEXEZDPmEEW7ZsutzxmEUsf9xzGRmaYVnolnsO8W0SMKdMFSbcI6ZHyhq4TmCiwiKUB3TMQ2KxCafsDO5tFtK-jPOc_W3L7M3fXpR6DtV8kWcXQIwsiTpxBy0ftA868xhJKJ5nWRKn6L7EhnoJjV2SrnYP30GtHw7cmcu912s4Eq_piiK39AZUi8-v7AZJuohvxd7-AM54i-g
openUrl ctx_ver=Z39.88-2004&ctx_enc=info%3Aofi%2Fenc%3AUTF-8&rfr_id=info%3Asid%2Fsummon.serialssolutions.com&rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Apatent&rft.title=SELECTIVE+SELF-ALIGNED+DOUBLE+PATTERNING+OF+REGIONS+IN+AN+INTEGRATED+CIRCUIT+DEVICE&rft.inventor=WOO%2C+HYUNGJE&rft.inventor=KIM%2C+HUN%2C+SANG&rft.inventor=KOSEKI%2C+SHINICHI&rft.inventor=LIU%2C+CHUNG&rft.inventor=TUNCEL%2C+EDA&rft.date=2010-11-25&rft.externalDBID=A2&rft.externalDocID=WO2010135120A2