PROVIDING STRESS UNIFORMITY IN A SEMICONDUCTOR DEVICE

• Main Authors: CHEN, JIAN, MICHAEL, MARK, W
• Format: Patent
• Language: English; French
• Published: 10.01.2008
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

A method includes forming a plurality of functional features (210, 410) on a semiconductor layer (205, 405) in a first region. A non-functional feature (240, 415) corresponding to the functional feature (210, 410) is formed adjacent at least one of the functional features (210, 410) disposed on a periphery of the region. A stress- inducing layer (300, 500) is formed proximate the functional features (210, 410) and the non-functional feature (240, 415). A device (200, 400) includes a semiconductor layer (205, 405), a plurality of transistor elements (210, 410), a first dummy gate electrode (240A, 415A), and a stress-inducing layer (300, 500). The plurality of transistor elements (210, 410) is formed above the semiconductor layer (205, 405). The plurality includes at least a first end transistor element (210A, 410A), a second end transistor element (210D, 410C), and at least one interior transistor element (210B, 21 OC, 410B). The first dummy gate electrode (240A, 415A) is disposed proximate the first end transistor element (210A, 415A). The stress-inducing layer (300, 500) is disposed proximate the plurality of transistor elements (210, 410) and the first dummy gate electrode (240A, 415A). L'invention concerne un procédé comprenant la formation d'une pluralité de caractéristiques fonctionnelles (210, 410) sur une couche semi-conductrice (205, 405) dans une première zone. Une caractéristique non fonctionnelle (240, 415) correspondant à la caractéristique fonctionnelle (210, 410) est formée à proximité d'au moins l'une des caractéristiques fonctionnelles (210, 410) disposées sur une périphérie de la zone. Une couche induisant une contrainte (300, 500) est formée à proximité des caractéristiques fonctionnelles (210, 410) et de la caractéristique non fonctionnelle (240, 415). Un dispositif (200, 400) comprend une couche semi-conductrice (205, 405), une pluralité d'éléments de transistor (210, 410), une première électrode de grille factice (240A, 415A), et une couche induisant une contrainte (300, 500). La pluralité d'éléments de transistor (210, 410) est formée d'au moins un premier élément de transistor d'extrémité (210A, 410A), d'un second élément de transistor d'extrémité (210D, 410C) et d'au moins un élément de transistor intérieur (210B, 210C, 410B). La première électrode de grille factice (240A, 415A) est disposée à proximité du premier élément de transistor d'extrémité (210A, 415A). La couche induisant une contrainte (300, 500) est disposée à proximité de la pluralité d'éléments de transistor (210, 410) et de la première électrode de grille active (240A, 415A).