SEMICONDUCTOR DEVICE HAVING A METAL GATE ELECTRODE FORMED ON AN ANNEALED HIGH-K GATE DIELECTRIC LAYER

• Main Authors: DEWEY, GILBERT, CHAU, ROBERT, KAVALIEROS, JACK, MAIZ, JOSE, DATTA, SUMAN, BRASK, JUSTIN, PAE, SANGWOO
• Format: Patent
• Language: English; French
• Published: 08.03.2007
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

A method of forming a transistor gate stack having an annealed gate dielectric layer begins by providing a substrate that includes a first and second spacer separated by a trench. A conformal high-k gate dielectric layer is deposited on the substrate and within the trench with a thickness that ranges from 3Å to 60Å. Next, a capping layer is deposited on the high-k gate dielectric layer that substantially fills the trench and covers the high-k gate dielectric layer. The high-k gate dielectric layer is then annealed at a temperature that is greater than or equal to 600°C. The capping layer is removed to expose an annealed high-k gate dielectric layer. A metal layer is then deposited on the annealed high-k gate dielectric layer. A CMP process may be used to remove excess material and complete formation of the transistor gate stack. Cette invention concerne un procédé de formation d'un empilement de grille de transistor à couche diélectrique de grille recuite consistant initialement à obtenir un substrat comprenant un premier et un second espaceur séparés par une tranchée. Une couche diélectrique de grille à constante k élevée conforme est déposée sur le substrat et dans la tranchée avec une épaisseur comprise entre 3 Å et 60 Å. Une couche de recouvrement est ensuite déposée sur la couche diélectrique pour remplir sensiblement la tranchée et recouvrir la couche diélectrique. La couche diélectrique de grille à constante k élevée est ensuite recuite à une température supérieure ou égale à 600 °C, puis la couche de recouvrement retirée pour exposer une couche diélectrique recuite. Une couche métallique est enfin déposée sur la couche diélectrique de grille recuite à constante k élevée. Un procédé CMP peut être utilisé pour retirer l'excès de matériau et achever la formation de l'empilement de grille de transistor.