MULTIPROCESSOR SYSTEM, TESTING DEVICE AND METHOD FOR GENERATING CACHE COHERENCE TESTING TRAFFIC

The present invention relates to a testing device and a method for generating cache coherence testing traffic within a data processing system. It further relates to the data processing system besides such a testing device comprising a plurality of processing units, at least one of which comprises an...

Full description

Saved in:
Bibliographic Details
Main Authors MOORKANIKARA NAGESWARAN, JAYRAM, KARLAPALEM, SAINATH, TERECHKO, ANDREI, S
Format Patent
LanguageEnglish
French
Published 31.08.2006
Subjects
Online AccessGet full text

Cover

Loading…
More Information
Summary:The present invention relates to a testing device and a method for generating cache coherence testing traffic within a data processing system. It further relates to the data processing system besides such a testing device comprising a plurality of processing units, at least one of which comprises an associated cache memory, a shared memory, and interconnecting means. The testing device is connectable to said interconnecting means and comprises a sensing means operable to retrieve cache coherence requests output by the interconnecting means, a memory operable to store addresses corresponding to said retrieved cache coherence requests, and a traffic generation means operable to output subsequent cache coherence requests based on the stored addresses to the interconnecting means. La présente invention a trait à un dispositif de vérification et à un procédé de génération de trafic d'essai de cohérence de mémoire cache dans un système de traitement de données. L'invention a également trait à un système de traitement de données comportant outre un tel dispositif de vérification une pluralité d'unités de traitement, dont au moins une comporte une mémoire cache associée, et des moyens d'interconnexion. Le dispositif de vérification est apte à être relié aux dits moyens d'interconnexion et comporte un moyen de détection opérable pour la récupération de requêtes de cohérence de mémoire cache émises par les moyens d'interconnexion, une mémoire opérable pour le stockage d'adresses correspondant aux dites requêtes de cohérence de mémoire cache récupérées, et un moyen de génération de trafic opérable pour émettre en sortie des requêtes de cohérence de mémoire cache en fonction des adresses stockées vers les moyens d'interconnexion.
Bibliography:Application Number: WO2006IB50555