INTEGRATED CIRCUIT FOR THE PROCESSING AND SUBSEQUENT ROUTING OF MOTION PICTURE EXPERT GROUP (MPEG) DATA BETWEEN INTERFACES

• Main Authors: ISENSER FARRE, JOSE, MARIA, AVELLANO FERNANDEZ, JOSE, LUIS, MORAN CARRERA, JAVIER, SANTOS PEREZ, CARLOS
• Format: Patent
• Language: English; French; Spanish
• Published: 04.08.2005
• Edition: 7
• Subjects: ELECTRIC COMMUNICATION TECHNIQUE; ELECTRICITY; PICTORIAL COMMUNICATION, e.g. TELEVISION

The invention relates to a circuit which is integrated in a receiver system for digital television networks and which processes and routes data from one or more Motion Picture Expert Group (MPEG) data streams between two or more interfaces or peripherals, using an embedded processor (PROC) and an internal shared bus (BUS). The inventive integrated circuit comprises at the least the following integrated peripherals: two input MPEG stream interfaces (ITSINA and ITSINB); two output MPEG stream interfaces (ITSOUTA and ITSOUTB); a hard disk interface (IHD); a local network interface (ILAN); two smart card interfaces (ISMCA and ISMCB); a generic master interface to external slave peripherals and external memory (IMB); and a generic slave interface from another external master device (ISB). Circuito integrado en un sistema receptor para redes de televisión digital que procesa y encamina los datos provenientes de uno a varios trenes de transporte de datos MPEG (Motion Picture Expert Group) entre dos o más interfaces o periféricos utilizando un procesador embebido (PROC) y un bus (BUS) común interno. El circuito integrado objeto de la invención integrará, al menos, los siguientes periféricos: 2 interfaces de tren de transporte MPEG de entrada (ITSINA e ITSINB); 2 interfaces de tren de transporte MPEG de salida (ITSOUTA e ITSOUTB); interfaz de disco duro (IHD); interfaz de red local (ILAN); 2 interfaces de tarjeta inteligente (ISMCA e ISMCB); interfaz maestra genérica a periféricos esclavos externos y memoria externa (IMB); interfaz esclava genérica desde otro dispositivo maestro externo (ISB). L'invention concerne un circuit intégré utilisé dans un système de réception destiné à des réseaux de télévision numérique, permettant de traiter et d'acheminer des données provenant d'un ou plusieurs trains de données MPEG (Motion Picture Expert Group) entre au moins deux interfaces ou périphériques, utilisant un processeur intégré (PROC) et un bus (BUS) commun interne. Ce circuit intégré comprend, notamment, les périphériques suivants : deux interface MPEG d'entrée (ITSINA et ITSINB) ; deux interfaces MPEG de sortie (ITSOUTA et ITSOUTB) ; une interface de disque dur (IHD) ; une interface de réseau local (ILAN) ; deux interfaces de carte à puce (ISMCA et ISMCB) ; une interface maître générique vers des esclaves externes et une mémoire externe (IMB) ; et une interface esclave générique asservie à un dispositif maître externe (ISB).