PACKAGING FOR SEMICONDUCTOR COMPONENTS AND METHOD FOR PRODUCING THE SAME

• Main Authors: LUDEWIG, SYLKE, ZACHERL, JUERGEN, BLASZCZAK, STEPHAN, REISS, MARTIN
• Format: Patent
• Language: English; French; German
• Published: 24.12.2003
• Edition: 7
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

Die Erfindung betrifft eine Verpackung für Halbleiter-Bauelemente, wie FBGA-Packages in BOC-Technologie o.dgl., bei denen mindestens die Rückseite und die Seitenkanten eines auf einem Substrat montierten Chips (2) durch eine Moldabdeckung (6) umschlossen sind, wobei die für die Moldabdeckung (6) verwendete Vergussmasse mit dem Substrat, eine kompakte Einheit bildend, verbunden ist. Die Erfindung betrifft ferner ein Verfahren zum Herstellen einer derartigen Verpackung für Halbleiter-Bauelemente. Durch die Erfindung soll eine Verpackung für Halbleiterbauelemente geschaffen werden, mit der eine deutlich höhere Packagebelastung durch geringeren thermomechanischen Stress und gleichzeitig eine deutlich bessere Haftung der Moldabdeckung auf dem Substrat erreicht wird. Erreicht wird dies dadurch, dass das Substrat (1) zumindest partiell eine schwammartige mit porenförmigen Öffnungen versehene und von der Oberfläche in die Tiefe gehende Struktur (7) aufweist, so dass Moldmaterial durch Kapillarwirkung in das Substrat (1) eindringen kann. The invention relates to a packaging for semiconductor components such as FBGA packages in BOC technology or the like, wherein at least the back and the lateral edges of a chip (2) mounted on a substrate are enclosed by a mold coating (6), the casting compound used for the mold coating (6) being linked with the substrate and forming an integrated whole therewith. The invention further relates to a method for producing such a packaging for semiconductor components. The aim of the invention is to provide a packaging for semiconductor components which is characterized by reduced thermomechanical stress and at the same time a substantially improved adhesion of the mold coating to the substrate, thereby allowing for a higher package load. According to the invention, this aim is achieved in that the substrate (1), at least in some areas, has a spongy structure (7) that is provided with pore-type openings and that extends from the surface to the depths of the structure so that the molding material penetrates the substrate (1) by capillary attraction. L'invention concerne un encapsulage pour des composants semi-conducteurs, tels que des boîtiers FBGA dans la technologie de pastillage ou analogues, dans lesquels au moins la face arrière et les arêtes latérales d'une puce (2) montée sur un substrat sont enfermées dans un revêtement moulé (6). La masse de remplissage utilisée pour le revêtement moulé (6) est reliée au substrat, ce qui forme une unité compacte. L'invention concerne de plus un procédé de réalisation dudit encapsulage pour composants semi-conducteurs. L'objectif de l'invention est de créer un encapsulage pour des composants semi-conducteurs, de façon telle que la charge exercée sur l'encapsulage soit nettement plus élevée avec une contrainte thermomécanique faible et que l'adhérence du revêtement moulé sur le substrat soit nettement augmentée. A cet effet, le substrat (1) présente au moins partiellement une structure (7) spongieuse pourvue d'orifices sous forme de pores et s'étendant de la surface vers le fond, de sorte que la matière de moulage peut pénétrer dans le substrat (1) par capillarité.