STACKABLE SEMICONDUCTOR TEST SYSTEM AND METHOD FOR OPERATING SAME

A tester configured to stack with at least one other tester to provide a test system for simultaneously testing a number of devices in parallel on different testers, or testing a device having more pins than can be accommodated by a single tester. The tester includes a test site with a number of pin...

Full description

Saved in:
Bibliographic Details
Main Authors WAKEFIELD, RAY, TRUDEAU, PAUL, G, MAGLIOCCO, PAUL
Format Patent
LanguageEnglish
French
Published 10.04.2003
Edition7
Subjects
Online AccessGet full text

Cover

Loading…
Abstract A tester configured to stack with at least one other tester to provide a test system for simultaneously testing a number of devices in parallel on different testers, or testing a device having more pins than can be accommodated by a single tester. The tester includes a test site with a number of pin electronics channels, an interface for interfacing with the device, and a computer for interfacing with a host computer in the test system. The testers can be fastened directly to one another or to a common frame. Preferably, the interface enables a single device board to simultaneously engage interfaces on multiple testers. More preferably, the interface extends from a top surface of the tester to engage the device board. Vents in top and front surfaces of an enclosure enables movement of air to cool components of the tester without interference from testers on either side or a back of the enclosure. La présente invention concerne un appareil d'essai conformé à être superposé à au moins un autre appareil d'essai pour constituer un système de test pour la vérification simultanée d'une pluralité de dispositifs en parallèle sur différents appareils d'essai, ou la vérification d'un dispositif présentant un nombre de broches supérieur à celui qui peut être disposé sur un seul appareil d'essai. L'appareil d'essai comporte un site d'essai présentant une pluralité de canaux de broches électroniques, une interface pour l'interfaçage avec le dispositif, et un ordinateur d'interfaçage avec un ordinateur hôte dans le système de test. Les appareils d'essai peuvent être fixés directement les uns aux autres ou via un bâti. De préférence, l'interface permet l'engagement simultané d'une plaque de dispositif unique sur des appareils d'essai multiples. Plus avantageusement, l'interface s'étend à partir d'une surface supérieure de l'appareil d'essai pour être en prise avec la plaque du dispositif. Des évents dans les surfaces supérieure et frontale d'une enceinte permettent la circulation d'air pour le refroidissement des composants de l'appareil d'essai sans interférence des appareils d'essai de chaque côté ou de l'arrière de l'enceinte.
AbstractList A tester configured to stack with at least one other tester to provide a test system for simultaneously testing a number of devices in parallel on different testers, or testing a device having more pins than can be accommodated by a single tester. The tester includes a test site with a number of pin electronics channels, an interface for interfacing with the device, and a computer for interfacing with a host computer in the test system. The testers can be fastened directly to one another or to a common frame. Preferably, the interface enables a single device board to simultaneously engage interfaces on multiple testers. More preferably, the interface extends from a top surface of the tester to engage the device board. Vents in top and front surfaces of an enclosure enables movement of air to cool components of the tester without interference from testers on either side or a back of the enclosure. La présente invention concerne un appareil d'essai conformé à être superposé à au moins un autre appareil d'essai pour constituer un système de test pour la vérification simultanée d'une pluralité de dispositifs en parallèle sur différents appareils d'essai, ou la vérification d'un dispositif présentant un nombre de broches supérieur à celui qui peut être disposé sur un seul appareil d'essai. L'appareil d'essai comporte un site d'essai présentant une pluralité de canaux de broches électroniques, une interface pour l'interfaçage avec le dispositif, et un ordinateur d'interfaçage avec un ordinateur hôte dans le système de test. Les appareils d'essai peuvent être fixés directement les uns aux autres ou via un bâti. De préférence, l'interface permet l'engagement simultané d'une plaque de dispositif unique sur des appareils d'essai multiples. Plus avantageusement, l'interface s'étend à partir d'une surface supérieure de l'appareil d'essai pour être en prise avec la plaque du dispositif. Des évents dans les surfaces supérieure et frontale d'une enceinte permettent la circulation d'air pour le refroidissement des composants de l'appareil d'essai sans interférence des appareils d'essai de chaque côté ou de l'arrière de l'enceinte.
Author TRUDEAU, PAUL, G
MAGLIOCCO, PAUL
WAKEFIELD, RAY
Author_xml – fullname: WAKEFIELD, RAY
– fullname: TRUDEAU, PAUL, G
– fullname: MAGLIOCCO, PAUL
BookMark eNrjYmDJy89L5WRwDA5xdPZ2dPJxVQh29fV09vdzCXUO8Q9SCHENDlEIjgwOcfVVcPRzUfB1DfHwd1FwA0r5B7gGOYZ4-rkrBDv6uvIwsKYl5hSn8kJpbgZFN9cQZw_d1IL8-NTigsTk1LzUkvhwfwNjAyNLC2NjRyNjYtQAAP4TLOQ
ContentType Patent
DBID EVB
DatabaseName esp@cenet
DatabaseTitleList
Database_xml – sequence: 1
  dbid: EVB
  name: esp@cenet
  url: http://worldwide.espacenet.com/singleLineSearch?locale=en_EP
  sourceTypes: Open Access Repository
DeliveryMethod fulltext_linktorsrc
Discipline Medicine
Chemistry
Sciences
Physics
DocumentTitleAlternate SYSTEME EMPILABLE DE TEST DE SEMI-CONDUCTEURS ET PROCEDE UTILISANT UN TEL SYSTEME
Edition 7
ExternalDocumentID WO03029833A2
GroupedDBID EVB
ID FETCH-epo_espacenet_WO03029833A23
IEDL.DBID EVB
IngestDate Fri Jul 19 12:44:27 EDT 2024
IsOpenAccess true
IsPeerReviewed false
IsScholarly false
Language English
French
LinkModel DirectLink
MergedId FETCHMERGED-epo_espacenet_WO03029833A23
Notes Application Number: WO2002US31682
OpenAccessLink https://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20030410&DB=EPODOC&CC=WO&NR=03029833A2
ParticipantIDs epo_espacenet_WO03029833A2
PublicationCentury 2000
PublicationDate 20030410
PublicationDateYYYYMMDD 2003-04-10
PublicationDate_xml – month: 04
  year: 2003
  text: 20030410
  day: 10
PublicationDecade 2000
PublicationYear 2003
RelatedCompanies NEXTEST SYSTEMS CORPORATION
TRUDEAU, PAUL, G
MAGLIOCCO, PAUL
WAKEFIELD, RAY
RelatedCompanies_xml – name: NEXTEST SYSTEMS CORPORATION
– name: MAGLIOCCO, PAUL
– name: TRUDEAU, PAUL, G
– name: WAKEFIELD, RAY
Score 2.57523
Snippet A tester configured to stack with at least one other tester to provide a test system for simultaneously testing a number of devices in parallel on different...
SourceID epo
SourceType Open Access Repository
SubjectTerms MEASURING
MEASURING ELECTRIC VARIABLES
MEASURING MAGNETIC VARIABLES
PHYSICS
TESTING
Title STACKABLE SEMICONDUCTOR TEST SYSTEM AND METHOD FOR OPERATING SAME
URI https://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20030410&DB=EPODOC&locale=&CC=WO&NR=03029833A2
hasFullText 1
inHoldings 1
isFullTextHit
isPrint
link http://utb.summon.serialssolutions.com/2.0.0/link/0/eLvHCXMwfV3NT8IwFG8Ift4UNYgfqYnZbZGtWMaBmNEWibqVsKJ4IltXEj0MIjP--7YNiBe9viYv7Uvee_m9j18BuE4RTjEOkJujtgYos7zjphlGruerLMW5DAJlOrpRjAfj1sPkdlIB7-tdGMsT-mXJEbVHSe3vpY3Xi00Ri9rZyuVN9qZF87u-6FJnjY41OPeaDu112ZBTThxCNG5z4pFhiPI7AUKhDtdbhnbL8Oyz557ZSln8Tin9A7A91NqK8hBUVFEDe2T981oN7EarhncN7NgJTbnUwpUXLo90KBQheQx7Twwmxow8pmMi-AgKlgiYvCaCRTCMKYyYGHAKNdCDfMhMOSq-h0kYsWNw1WeCDFx9q-mPCaYvfPMAdAKqxbxQdQBVIFuBxDNpeLOkkpmvU7ZEftvzsrbq5Keg8beexn-HZ2Dfjq0ZVsPmOaiWH5_qQqffMru0dvsGE6iDTA
link.rule.ids 230,308,780,885,25564,76547
linkProvider European Patent Office
linkToHtml http://utb.summon.serialssolutions.com/2.0.0/link/0/eLvHCXMwfV3NT8IwFH8h-IE3RY3iV03MbotsxW0ciBldcQrbCCuKJ7J1JdHDIDLjv2-7gHjRa5u8tC957_X3Pn4FuEmwlViWg_UM2xKgzLK2nqQW1g1TpImVcccRqqIbhJY_bj1N7iYVeF_PwpQ8oV8lOaK0KC7tvSj99WKTxPLK3srlbfoml-b3PdbxtDU6luDcaGpet0OHkRcRjRCJ27RwpBiizLaDsSvd9ZatftxVT6fnrppKWfwOKb192B5KaXlxABWR16FG1j-v1WE3WBW867BTdmjypVxcWeHyULpC5pK-2x1QFCs1RqE3JiwaIUZjhuLXmNEAuaGHAsr8yEMS6KFoSFU6KnxAsRvQI7juUUZ8XZ5q-qOC6Uu0uQA-hmo-z8UJIOHwlsOtGVe8WVzw1JQhm2PTNozUFu3sFBp_y2n8t3kFNZ8Fg-ngMeyfwV7ZwqYYDpvnUC0-PsWFDMVFelnq8BtlwoY9
openUrl ctx_ver=Z39.88-2004&ctx_enc=info%3Aofi%2Fenc%3AUTF-8&rfr_id=info%3Asid%2Fsummon.serialssolutions.com&rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Apatent&rft.title=STACKABLE+SEMICONDUCTOR+TEST+SYSTEM+AND+METHOD+FOR+OPERATING+SAME&rft.inventor=WAKEFIELD%2C+RAY&rft.inventor=TRUDEAU%2C+PAUL%2C+G&rft.inventor=MAGLIOCCO%2C+PAUL&rft.date=2003-04-10&rft.externalDBID=A2&rft.externalDocID=WO03029833A2