DIRECT CONVERSION RECEIVER ARCHITECTURE
A direct downconversion receiver architecture having a DC loop to remove DC offset from the signal components, a digital variable gain amplifier (DVGA) to provide a range of gains, an automatic gain control (AGC) loop to provide gain control for the DVGA and RF/analog circuitry, and a serial bus int...
Saved in:
Main Authors | , , , , , , |
---|---|
Format | Patent |
Language | English French |
Published |
11.12.2003
|
Edition | 7 |
Subjects | |
Online Access | Get full text |
Cover
Loading…
Abstract | A direct downconversion receiver architecture having a DC loop to remove DC offset from the signal components, a digital variable gain amplifier (DVGA) to provide a range of gains, an automatic gain control (AGC) loop to provide gain control for the DVGA and RF/analog circuitry, and a serial bus interface (SBI) unit to provide controls for the RF/analog circuitry via a serial bus. The DVGA may be advantageously designed and located as described herein. The operating mode of the VGA loop may be selected based on the operating mode of the DC loop, since these two loops interact with one another. The duration of time the DC loop is operated in an acquisition mode may be selected to be inversely proportional to the DC loop bandwidth in the acquisition mode. The controls for some or all of the RF/analog circuitry may be provided via the serial bus.
L'invention concerne une architecture de récepteur d'abaissement de fréquence direct doté d'une boucle CC destinée à supprimer le décalage en continu des composantes de signaux, un amplificateur à gain variable numérique (DVGA) destiné à fournir un éventail de gains, une boucle de contrôle automatique de gain (AGC) conçue pour effectuer la commande de gain pour le DVGA et les circuits RF/analogique ainsi qu'un module d'interfaçage de bus série (SBI) destiné à effectuer des commandes des circuits RF/analogique via le bus série. Il est possible de concevoir et de placer le DVGA de manière avantageuse comme cela est exposé dans le descriptif. Le mode de fonctionnement de la boucle de l'amplificateur à gain variable peut être sélectionné en fonction du mode de fonctionnement de la boucle CC dans la mesure où ces deux boucles interagissent. La durée de fonctionnement de la boucle CC en un mode d'acquisition peut être sélectionnée de manière à ce qu'elle soit inversement proportionnelle à la largeur de bande de la boucle CC du mode d'acquisition. Les commandes de l'ensemble ou d'une partie des circuits RF/analogique peuvent être effectuées via le bus série. |
---|---|
AbstractList | A direct downconversion receiver architecture having a DC loop to remove DC offset from the signal components, a digital variable gain amplifier (DVGA) to provide a range of gains, an automatic gain control (AGC) loop to provide gain control for the DVGA and RF/analog circuitry, and a serial bus interface (SBI) unit to provide controls for the RF/analog circuitry via a serial bus. The DVGA may be advantageously designed and located as described herein. The operating mode of the VGA loop may be selected based on the operating mode of the DC loop, since these two loops interact with one another. The duration of time the DC loop is operated in an acquisition mode may be selected to be inversely proportional to the DC loop bandwidth in the acquisition mode. The controls for some or all of the RF/analog circuitry may be provided via the serial bus.
L'invention concerne une architecture de récepteur d'abaissement de fréquence direct doté d'une boucle CC destinée à supprimer le décalage en continu des composantes de signaux, un amplificateur à gain variable numérique (DVGA) destiné à fournir un éventail de gains, une boucle de contrôle automatique de gain (AGC) conçue pour effectuer la commande de gain pour le DVGA et les circuits RF/analogique ainsi qu'un module d'interfaçage de bus série (SBI) destiné à effectuer des commandes des circuits RF/analogique via le bus série. Il est possible de concevoir et de placer le DVGA de manière avantageuse comme cela est exposé dans le descriptif. Le mode de fonctionnement de la boucle de l'amplificateur à gain variable peut être sélectionné en fonction du mode de fonctionnement de la boucle CC dans la mesure où ces deux boucles interagissent. La durée de fonctionnement de la boucle CC en un mode d'acquisition peut être sélectionnée de manière à ce qu'elle soit inversement proportionnelle à la largeur de bande de la boucle CC du mode d'acquisition. Les commandes de l'ensemble ou d'une partie des circuits RF/analogique peuvent être effectuées via le bus série. |
Author | WALKER, BRETT, C CHALLA, RAGHU KANG, INJUP LI, TAO PETERZELL, PAUL, E SEVERSON, MATTHEW, L HOLENSTEIN, CHRISTIAN |
Author_xml | – fullname: CHALLA, RAGHU – fullname: SEVERSON, MATTHEW, L – fullname: HOLENSTEIN, CHRISTIAN – fullname: PETERZELL, PAUL, E – fullname: LI, TAO – fullname: KANG, INJUP – fullname: WALKER, BRETT, C |
BookMark | eNrjYmDJy89L5WRQd_EMcnUOUXD29wtzDQr29PdTAPJdPYEcBccgZw_PEKBsaJArDwNrWmJOcSovlOZmUHRzDXH20E0tyI9PLS5ITE7NSy2JD_c3MDIwMzcxMnA0NiZGDQDmDSXf |
ContentType | Patent |
DBID | EVB |
DatabaseName | esp@cenet |
DatabaseTitleList | |
Database_xml | – sequence: 1 dbid: EVB name: esp@cenet url: http://worldwide.espacenet.com/singleLineSearch?locale=en_EP sourceTypes: Open Access Repository |
DeliveryMethod | fulltext_linktorsrc |
Discipline | Medicine Chemistry Sciences |
DocumentTitleAlternate | ARCHITECTURE DE RECEPTEUR D'ABAISSEMENT DE FREQUENCE DIRECT |
Edition | 7 |
ExternalDocumentID | WO02067420A3 |
GroupedDBID | EVB |
ID | FETCH-epo_espacenet_WO02067420A33 |
IEDL.DBID | EVB |
IngestDate | Fri Jul 19 13:58:44 EDT 2024 |
IsOpenAccess | true |
IsPeerReviewed | false |
IsScholarly | false |
Language | English French |
LinkModel | DirectLink |
MergedId | FETCHMERGED-epo_espacenet_WO02067420A33 |
Notes | Application Number: WO2002US04727 |
OpenAccessLink | https://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20031211&DB=EPODOC&CC=WO&NR=02067420A3 |
ParticipantIDs | epo_espacenet_WO02067420A3 |
PublicationCentury | 2000 |
PublicationDate | 20031211 |
PublicationDateYYYYMMDD | 2003-12-11 |
PublicationDate_xml | – month: 12 year: 2003 text: 20031211 day: 11 |
PublicationDecade | 2000 |
PublicationYear | 2003 |
RelatedCompanies | QUALCOMM INCORPORATED |
RelatedCompanies_xml | – name: QUALCOMM INCORPORATED |
Score | 2.582895 |
Snippet | A direct downconversion receiver architecture having a DC loop to remove DC offset from the signal components, a digital variable gain amplifier (DVGA) to... |
SourceID | epo |
SourceType | Open Access Repository |
SubjectTerms | BASIC ELECTRONIC CIRCUITRY CONTROL OF AMPLIFICATION ELECTRIC COMMUNICATION TECHNIQUE ELECTRICITY TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHICCOMMUNICATION |
Title | DIRECT CONVERSION RECEIVER ARCHITECTURE |
URI | https://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20031211&DB=EPODOC&locale=&CC=WO&NR=02067420A3 |
hasFullText | 1 |
inHoldings | 1 |
isFullTextHit | |
isPrint | |
link | http://utb.summon.serialssolutions.com/2.0.0/link/0/eLvHCXMwfV1LS8NAEB5qFfWmVan1QQSJp8U0u3nsIYjdJLRCkxJi7a24eYAearER_76zsbFe9LazC7MP-GZ2dh4LcM3zsmRuZpNMWpIw7lqEcyaJxQ1JS-bkTp2VNo7s4SN7mFmzFrw2uTB1ndDPujgiIipDvFe1vF5uHrH8OrZydStfsOvtLkw9X2-sY6oqlun-wAsmsR8LXQi02_Qo8QxVppyZxj3dgm28RjsKDcF0oLJSlr9VSngAOxPktqgOoVUsOrAnmp_XOrA7Xju8sbnG3uoIbvxREohUE3E0DRIlAzWkgxESmnL5oAwSKobhGK7CIBVDgjPOf7Y3f4o3i6Mn0Eazv-iC5hSZK01qP3O8slDJ3NygVGbMLlFrZyU_hd7ffHr_DZ7B_ndImkn6_XNoV-8fxQWq1kpe1mfyBXkCeLc |
link.rule.ids | 230,309,783,888,25576,76876 |
linkProvider | European Patent Office |
linkToHtml | http://utb.summon.serialssolutions.com/2.0.0/link/0/eLvHCXMwfV1LT8MwDLbGQIwbDBCMV5FQOVV0TfrIoUIsbdXC1k5TGbtNpA8JDmNiRfx9nLIxLnCLE8l5SJ8dx48AXLG8LKmTWVomTKFR5pgaY1RoJtMFKamd23VW2iC2wkd6PzEnDXhd5cLUdUI_6-KIiKgM8V7V8nq-fsTy6tjKxY14wa632yB1PXVlHRNZsUz1eq4_TLyEq5yj3abGI1eXZcqpod-RDdjEK7Yt0eCPezIrZf5bpQS7sDVEbrNqDxrFrA0tvvp5rQ3bg6XDG5tL7C324dqLRj5PFZ7EY38kZaCCtB8hoUiXD8ogLmMYDuAy8FMeajjj9Gd706dkvThyCE00-4sjUOwic4RBrGeGVxYiqJPrhIiMWiVq7axkx9D5m0_nv8ELaIXpoD_tR_HDCex8h6cZWrd7Cs3q_aM4QzVbifP6fL4ATXp7qg |
openUrl | ctx_ver=Z39.88-2004&ctx_enc=info%3Aofi%2Fenc%3AUTF-8&rfr_id=info%3Asid%2Fsummon.serialssolutions.com&rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Apatent&rft.title=DIRECT+CONVERSION+RECEIVER+ARCHITECTURE&rft.inventor=CHALLA%2C+RAGHU&rft.inventor=SEVERSON%2C+MATTHEW%2C+L&rft.inventor=HOLENSTEIN%2C+CHRISTIAN&rft.inventor=PETERZELL%2C+PAUL%2C+E&rft.inventor=LI%2C+TAO&rft.inventor=KANG%2C+INJUP&rft.inventor=WALKER%2C+BRETT%2C+C&rft.date=2003-12-11&rft.externalDBID=A3&rft.externalDocID=WO02067420A3 |