OPERATING VOLTAGE-TRIGGERED SEMICONDUCTOR CONTROLLED RECTIFIER

• Main Authors: GAUTHIER ROBERT J. JR, MIAO MENG, MITRA SOUVICK, LOISEAU ALAIN F, NATH ANINDYA, LIANG WEI
• Format: Patent
• Language: English; Korean
• Published: 02.01.2024
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

구조체가 SCR의 Nwell 및 Pwell에 연결되는 두 개의 P형 반도체 단자들을 갖는 제1 트랜지스터; Pwell 및 접지에 연결되는 두 개의 N형 반도체 단자들을 갖는 제2 트랜지스터; 및 옵션적으로, Nwell 및 접지에 연결되는 두 개의 P형 반도체 단자들을 갖는 추가적인 트랜지스터를 포함하는, SCR을 위한 트리거 제어 회로부를 포함한다. 트랜지스터들의 제어 단자들은 동일한 제어 신호(예컨대, 파워-온-리셋으로부터의 RST)를 수신한다. ESD 보호를 위해 SCR에 연결되는 회로가 켜질 때, ESD 위험이 제한되며 그래서 RST는 하이로 전환된다. 따라서, 제1 트랜지스터 및 옵션적 추가적인 트랜지스터는 턴 오프되고 제2 트랜지스터는 턴 온되어, 누설이 줄어든다. 회로가 꺼질 때, ESD 위험은 증가하며 그래서 RST는 로우로 전환된다. 따라서, 제1 트랜지스터 및 옵션적 추가적인 트랜지스터는 턴 온되고 제2 트랜지스터는 턴 오프되어, 트리거 전압 및 전류를 낮춘다. A structure includes trigger control circuitry for an SCR including: a first transistor having two P-type semiconductor terminals connected to an Nwell and a Pwell of the SCR; a second transistor having two N-type semiconductor terminals connected to the Pwell and ground; and, optionally, an additional transistor having two P-type semiconductor terminals connected to the Nwell and ground. Control terminals of the transistors receive the same control signal (e.g., RST from a power-on-reset). When a circuit connected to the SCR for ESD protection is powered on, ESD risk is limited so RST switches to high. Thus, the first transistor and optional additional transistor turn off and the second transistor turns on, reducing leakage. When the circuit is powered down, the ESD risk increases so RST switches to low. Thus, the first transistor and optional additional transistor turn on and the second transistor turns off, lowering the trigger voltage and current.