3 THREE-DIMENSIONAL SEMICONDUCTOR MEMORY DEVICE MANUFACTURING METHOD OF THE SAME AND ELECTRONIC SYSTEM INCLUDING THE SAME

• Main Authors: LEE DONGKEUN, SON YOUNGHWAN
• Format: Patent
• Language: English; Korean
• Published: 30.06.2023
• Subjects: ELECTRICITY

The present invention relates to a three-dimensional semiconductor memory device to provide improved electrical properties and facilitate manufacturing, a manufacturing method thereof, an electronic system including the same. According to the present invention, the method comprises: forming a mold structure on a semiconductor substrate, wherein the mold structure includes insulating films and sacrificial films alternately stacked in the vertical direction, the insulating films expose end parts of the sacrificial films on a connection region of the semiconductor substrate, and the exposed end parts of the sacrificial films form a stepped structure on the connection region; forming a sacrificial oxide film covering the exposed end parts of the sacrificial films on the mold structure; forming sacrificial pad patterns on the exposed end parts of the sacrificial films, respectively; forming a flat insulating film covering the sacrificial oxide film and sacrificial pad patterns on the mold structure; forming a vertical contact hole penetrating the flat insulating film and penetrating each of the sacrificial pad patterns, wherein the vertical contact hole penetrates the sacrificial oxide film and the mold structure below each of the sacrificial pad patterns; removing each of the sacrificial pad patterns to form a first horizontal recess region; removing a part of the sacrificial oxide film exposed by the first horizontal recess region to form an extended first horizontal recess region; and forming a cell contact plug filling the vertical contact hole and the extended first horizontal recess region. 3차원 반도체 메모리 장치의 제조방법은, 반도체 기판 상에 몰드 구조체를 형성하되, 상기 몰드 구조체는 수직 방향으로 교대로 적층된 절연막들 및 희생막들을 포함하고, 상기 절연막들은 상기 반도체 기판의 연결 영역 상에서 상기 희생막들의 단부들을 노출하고, 상기 희생막들의 상기 노출된 단부들은 상기 연결 영역 상에서 계단식 구조를 이루는 것, 상기 몰드 구조체 상에 상기 희생막들의 상기 노출된 단부들을 덮는 희생 산화막을 형성하는 것, 상기 희생막들의 상기 노출된 단부들 상에 희생 패드 패턴들을 각각 형성하는 것, 상기 몰드 구조체 상에 상기 희생 산화막 및 상기 희생 패드 패턴들을 덮는 평탄 절연막을 형성하는 것, 상기 평탄 절연막을 관통하고 상기 희생 패드 패턴들의 각각을 관통하는 수직 콘택 홀을 형성하되, 상기 수직 콘택 홀은 상기 희생 패드 패턴들의 각각의 아래의 상기 희생 산화막 및 상기 몰드 구조체를 관통하는 것, 상기 희생 패드 패턴들의 각각을 제거하여 제1 수평 리세스 영역을 형성하는 것, 상기 제1 수평 리세스 영역에 의해 노출된 상기 희생 산화막의 일부를 제거하여 연장된 제1 수평 리세스 영역을 형성하는 것, 및 상기 수직 콘택 홀 및 상기 연장된 제1 수평 리세스 영역을 채우는 셀 콘택 플러그를 형성하는 것을 포함한다.