SINGLE-SIDED NANOSHEET TRANSISTORS

• Main Authors: GULER LEONARD, CEA STEPHEN, MA SEAN, GUHA BISWAJEET, GHANI TAHIR
• Format: Patent
• Language: English; Korean
• Published: 31.03.2023
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

Provided is a single-sided nanosheet transistor structure including an upper channel material on a lower channel material. A first dielectric material is formed adjacent to the first side wall of the upper channel material and the lower channel material. A second dielectric material is formed adjacent to a second side wall of the upper channel material and the lower channel material. The second dielectric material is formed adjacent to the second side wall of the upper channel material and the lower channel material. The first side wall of the upper and lower channel materials is exposed by etching at least a part of the first dielectric material. A side wall part of the second dielectric material may be exposed by removing a sacrificial material between the upper and lower channel materials. After that, a single-sided gate stack, which directly meets the first side wall of the upper and lower channel materials and meets the side wall part of the second dielectric material, may be formed. 하부 채널 재료 위에 상부 채널 재료를 포함하는 단면 나노시트 트랜지스터 구조물이 제공된다. 제1 유전체 재료는 상부 채널 재료 및 하부 채널 재료의 제1 측벽에 인접하게 형성된다. 제2 유전체 재료는 상부 채널 재료 및 하부 채널 재료의 제2 측벽에 인접하게 형성된다. 상부 채널 재료 및 하부 채널 재료의 제2 측벽에 인접하여 제2 유전체 재료가 형성된다. 상부 및 하부 채널 재료의 제1 측벽은 제1 유전체 재료의 적어도 일부를 에칭함으로써 노출된다. 상부 및 하부 채널 재료 사이의 희생 재료를 제거하여 제2 유전체 재료의 측벽 부분을 노출시킬 수 있다. 그 다음, 상부 및 하부 채널 재료의 제1 측벽과 직접 접촉하고 제2 유전체 재료의 측벽 부분과 접촉하는 단면 게이트 스택이 형성될 수 있다.