감소된 라우팅 라인 저항을 갖는 대형 패널 디스플레이들

• Main Authors: CHANG PEI EN, HUANG JUNG YEN, LIN CHIN WEI, CHANG JIUN JYE, KITSOMBOONLOHA RUNGROT, LEE SZU HSIEN, ONO SHINYA, MATSUDAIRA AKIRA
• Format: Patent
• Language: Korean
• Published: 18.10.2022
• Subjects: ADVERTISING; ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICESUSING STATIC MEANS TO PRESENT VARIABLE INFORMATION; BASIC ELECTRIC ELEMENTS; CRYPTOGRAPHY; DISPLAY; EDUCATION; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; PHYSICS; SEALS; SEMICONDUCTOR DEVICES

전자 디바이스는 발광 다이오드들, 박막 실리콘 트랜지스터들, 박막 반도체-산화물 트랜지스터들, 및 커패시터들을 사용하여 형성된 픽셀들을 갖는 디스플레이를 포함할 수 있다. 실리콘 트랜지스터들, 반도체-트랜지스터들, 및 커패시터들은 디스플레이의 면에 걸쳐 연장되고 낮은 저항 소스-드레인 금속 라우팅 층에 형성되는 게이트 또는 라우팅 라인들에 커플링된 제어 단자들을 가질 수 있다. 낮은 저항 소스-드레인 금속 라우팅 층을 사용하여 라우팅/게이트 라인들을 형성하는 것은 게이트 라인들의 저항을 극적으로 감소시키며, 이는 더 높은 리프레시 레이트들에서 동작하는 큰 디스플레이 패널들에 대한 더 양호한 타이밍 마진들을 가능하게 한다. An electronic device may include a display with pixels formed using light-emitting diodes, thin-film silicon transistors, thin-film semiconducting-oxide transistors, and capacitors. The silicon transistors, semiconducting-transistors, and capacitors may have control terminals that are coupled to gate or routing lines that extend across the face of the display and that are formed in a low resistance source-drain metal routing layer. Forming routing/gate lines using the low resistance source-drain metal routing layer dramatically reduces the resistance of the gate lines, which enables better timing margins for large display panels operating at higher refresh rates.