Semiconductor device
A semiconductor device according to an embodiment of the present invention comprises: a source structure disposed on a substrate; a gate-stacked structure disposed on the source structure, in which gate electrodes and interlayer insulating layers are alternately stacked; and a vertical structure pas...
Saved in:
Main Authors | , , , |
---|---|
Format | Patent |
Language | English Korean |
Published |
14.02.2022
|
Subjects | |
Online Access | Get full text |
Cover
Loading…
Abstract | A semiconductor device according to an embodiment of the present invention comprises: a source structure disposed on a substrate; a gate-stacked structure disposed on the source structure, in which gate electrodes and interlayer insulating layers are alternately stacked; and a vertical structure passing through the stacked structure and disposed to be connected to the source structure. The interlayer insulating layers comprise a first insulating portion having a first height and a second insulating portion disposed at an end of the first insulating portion adjacent to the vertical structure and having a second height smaller than the first height. The vertical structure comprises: blocking patterns including a first pattern disposed between the second insulating portions adjacent in the vertical direction and surrounding at least side surfaces of each of the gate electrodes; charge storage patterns disposed on a side surface of the first pattern and including a portion extending to cover an upper surface and a lower surface of the first pattern; a tunnel layer disposed on side surfaces of the charge storage patterns and the second insulating portions; and a channel layer disposed on the tunnel layer. Each of the charge storage patterns has a side surface aligned with side surfaces of the second insulating portions. Accordingly, a semiconductor device having improved reliability can be provided.
본 발명의 실시예에 따른 반도체 장치는, 기판 상에 배치된 소스 구조체; 상기 소스 구조체 상에 배치되며, 게이트 전극들과 층간 절연층들이 교대로 적층되는 게이트 적층 구조물; 및 상기 적층 구조물을 관통하여, 상기 소스 구조체와 연결되도록 배치되는 수직 구조체를 포함할 수 있다. 각각의 상기 층간 절연층들은, 제1 높이를 갖는 제1 절연 부분, 및 상기 수직 구조체와 인접한 상기 제1 절연 부분의 단부에 배치되며, 상기 제1 높이보다 작은 제2 높이를 갖는 제2 절연 부분을 포함할 수 있다. 상기 수직 구조체는, 수직 방향으로 이웃하는 상기 제2 절연 부분들 사이에 배치되는 제1 패턴을 포함하며, 각각의 상기 게이트 전극들의 측면을 적어도 둘러싸는 블로킹 패턴들, 상기 제1 패턴의 측면 상에 배치되어, 상기 제1 패턴의 상부면 및 하부면을 덮도록 연장되는 부분을 포함하는 전하 저장 패턴들, 상기 전하 저장 패턴들 및 상기 제2 절연 부분들의 측면 상에 배치되는 터널층, 및 상기 터널층 상에 배치되는 채널층을 포함할 수 있다. 각각의 상기 전하 저장 패턴들은 상기 제2 절연 부분들의 측면과 정렬되는 측면을 가질 수 있다. |
---|---|
AbstractList | A semiconductor device according to an embodiment of the present invention comprises: a source structure disposed on a substrate; a gate-stacked structure disposed on the source structure, in which gate electrodes and interlayer insulating layers are alternately stacked; and a vertical structure passing through the stacked structure and disposed to be connected to the source structure. The interlayer insulating layers comprise a first insulating portion having a first height and a second insulating portion disposed at an end of the first insulating portion adjacent to the vertical structure and having a second height smaller than the first height. The vertical structure comprises: blocking patterns including a first pattern disposed between the second insulating portions adjacent in the vertical direction and surrounding at least side surfaces of each of the gate electrodes; charge storage patterns disposed on a side surface of the first pattern and including a portion extending to cover an upper surface and a lower surface of the first pattern; a tunnel layer disposed on side surfaces of the charge storage patterns and the second insulating portions; and a channel layer disposed on the tunnel layer. Each of the charge storage patterns has a side surface aligned with side surfaces of the second insulating portions. Accordingly, a semiconductor device having improved reliability can be provided.
본 발명의 실시예에 따른 반도체 장치는, 기판 상에 배치된 소스 구조체; 상기 소스 구조체 상에 배치되며, 게이트 전극들과 층간 절연층들이 교대로 적층되는 게이트 적층 구조물; 및 상기 적층 구조물을 관통하여, 상기 소스 구조체와 연결되도록 배치되는 수직 구조체를 포함할 수 있다. 각각의 상기 층간 절연층들은, 제1 높이를 갖는 제1 절연 부분, 및 상기 수직 구조체와 인접한 상기 제1 절연 부분의 단부에 배치되며, 상기 제1 높이보다 작은 제2 높이를 갖는 제2 절연 부분을 포함할 수 있다. 상기 수직 구조체는, 수직 방향으로 이웃하는 상기 제2 절연 부분들 사이에 배치되는 제1 패턴을 포함하며, 각각의 상기 게이트 전극들의 측면을 적어도 둘러싸는 블로킹 패턴들, 상기 제1 패턴의 측면 상에 배치되어, 상기 제1 패턴의 상부면 및 하부면을 덮도록 연장되는 부분을 포함하는 전하 저장 패턴들, 상기 전하 저장 패턴들 및 상기 제2 절연 부분들의 측면 상에 배치되는 터널층, 및 상기 터널층 상에 배치되는 채널층을 포함할 수 있다. 각각의 상기 전하 저장 패턴들은 상기 제2 절연 부분들의 측면과 정렬되는 측면을 가질 수 있다. |
Author | CHOI JI HOON KIM CHAE HO KIM NAM SOO LEE WOO SUNG |
Author_xml | – fullname: LEE WOO SUNG – fullname: KIM CHAE HO – fullname: CHOI JI HOON – fullname: KIM NAM SOO |
BookMark | eNrjYmDJy89L5WQQCU7NzUzOz0spTS7JL1JISS3LTE7lYWBNS8wpTuWF0twMym6uIc4euqkF-fGpxQWJyal5qSXx3kFGBkZGBgaG5pbmFo7GxKkCAK1rI5A |
ContentType | Patent |
DBID | EVB |
DatabaseName | esp@cenet |
DatabaseTitleList | |
Database_xml | – sequence: 1 dbid: EVB name: esp@cenet url: http://worldwide.espacenet.com/singleLineSearch?locale=en_EP sourceTypes: Open Access Repository |
DeliveryMethod | fulltext_linktorsrc |
Discipline | Medicine Chemistry Sciences |
DocumentTitleAlternate | 반도체 장치 |
ExternalDocumentID | KR20220017978A |
GroupedDBID | EVB |
ID | FETCH-epo_espacenet_KR20220017978A3 |
IEDL.DBID | EVB |
IngestDate | Fri Aug 23 06:56:01 EDT 2024 |
IsOpenAccess | true |
IsPeerReviewed | false |
IsScholarly | false |
Language | English Korean |
LinkModel | DirectLink |
MergedId | FETCHMERGED-epo_espacenet_KR20220017978A3 |
Notes | Application Number: KR20220011633 |
OpenAccessLink | https://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20220214&DB=EPODOC&CC=KR&NR=20220017978A |
ParticipantIDs | epo_espacenet_KR20220017978A |
PublicationCentury | 2000 |
PublicationDate | 20220214 |
PublicationDateYYYYMMDD | 2022-02-14 |
PublicationDate_xml | – month: 02 year: 2022 text: 20220214 day: 14 |
PublicationDecade | 2020 |
PublicationYear | 2022 |
RelatedCompanies | SAMSUNG ELECTRONICS CO., LTD |
RelatedCompanies_xml | – name: SAMSUNG ELECTRONICS CO., LTD |
Score | 3.3601835 |
Snippet | A semiconductor device according to an embodiment of the present invention comprises: a source structure disposed on a substrate; a gate-stacked structure... |
SourceID | epo |
SourceType | Open Access Repository |
SubjectTerms | ELECTRICITY |
Title | Semiconductor device |
URI | https://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20220214&DB=EPODOC&locale=&CC=KR&NR=20220017978A |
hasFullText | 1 |
inHoldings | 1 |
isFullTextHit | |
isPrint | |
link | http://utb.summon.serialssolutions.com/2.0.0/link/0/eLvHCXMwY2BQMUpMATaTU4x1k0yS03RNLExTwHlO1zTN2NjcIDE5zdAQtHfY18_MI9TEK8I0gokhB7YXBnxOaDn4cERgjkoG5vcScHldgBjEcgGvrSzWT8oECuXbu4XYuqhBe8dGRqAjwNRcnGxdA_xd_J3VnJ1tvYPU_IIgcqDUZ27hyMzACmpIg07adw1zAu1LKUCuVNwEGdgCgObllQgxMGXnCzNwOsPuXhNm4PCFTnkDmdDcVyzCIBIMWsmenwc6ojW_SCElFZTLRRmU3VxDnD10gcbHw30T7x2E7BZjMQYWYD8_VYJBwdgiNTnR1MTc1MjSxCTJ0CwJ2JoHNb9SLVJSjFNNzSUZZPCZJIVfWpqBC8QFLTg2NJFhYCkpKk2VBdanJUly4GAAAGo8duU |
link.rule.ids | 230,309,786,891,25594,76903 |
linkProvider | European Patent Office |
linkToHtml | http://utb.summon.serialssolutions.com/2.0.0/link/0/eLvHCXMwY2BQMUpMATaTU4x1k0yS03RNLExTwHlO1zTN2NjcIDE5zdAQtHfY18_MI9TEK8I0gokhB7YXBnxOaDn4cERgjkoG5vcScHldgBjEcgGvrSzWT8oECuXbu4XYuqhBe8dGRqAjwNRcnGxdA_xd_J3VnJ1tvYPU_IIgcqDUZ27hyMzAag7sFII7S2FOoH0pBciVipsgA1sA0Ly8EiEGpux8YQZOZ9jda8IMHL7QKW8gE5r7ikUYRIJBK9nz80BHtOYXKaSkgnK5KIOym2uIs4cu0Ph4uG_ivYOQ3WIsxsAC7OenSjAoGFukJieampibGlmamCQZmiUBW_Og5leqRUqKcaqpuSSDDD6TpPBLyzNweoT4-sT7ePp5SzNwgaRAi48NTWQYWEqKSlNlgXVrSZIcOEgAHlJ5zw |
openUrl | ctx_ver=Z39.88-2004&ctx_enc=info%3Aofi%2Fenc%3AUTF-8&rfr_id=info%3Asid%2Fsummon.serialssolutions.com&rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Apatent&rft.title=Semiconductor+device&rft.inventor=LEE+WOO+SUNG&rft.inventor=KIM+CHAE+HO&rft.inventor=CHOI+JI+HOON&rft.inventor=KIM+NAM+SOO&rft.date=2022-02-14&rft.externalDBID=A&rft.externalDocID=KR20220017978A |