METHOD FOR PRODUCING WIRING SUBSTRATE

Provided is a method for manufacturing a wiring board having a wiring layer with a predetermined wiring pattern by using a solid electrolyte membrane. The method of the present invention comprises the following steps of: preparing a base material having a seed layer, wherein the base material having...

Full description

Saved in:
Bibliographic Details
Main Authors MORI RENTARO, YANAGIMOTO HIROSHI, OKAMOTO KAZUAKI, KURODA KEIJI, KONDOH HARUKI
Format Patent
LanguageEnglish
Korean
Published 03.01.2022
Subjects
Online AccessGet full text

Cover

Loading…
Abstract Provided is a method for manufacturing a wiring board having a wiring layer with a predetermined wiring pattern by using a solid electrolyte membrane. The method of the present invention comprises the following steps of: preparing a base material having a seed layer, wherein the base material having a seed layer includes an insulation base material having a circumferential surface comprised of a first area and a second area except for the first area and a conductive seed layer arranged on the first area; forming a conductive layer at least on the second area to obtain a first processing base material; forming an insulation layer on the first processing base material; exposing the seed layer; forming a metal layer on the surface of the seed layer; interposing a solid electrolyte membrane containing a solution having metal ions between the second processing base material and a positive electrode; applying a voltage between the positive electrode and the seed layer while press-welding the solid electrolyte membrane and the seed layer; and removing the insulation layer and the conductive layer. 고체 전해질막을 사용하여, 소정의 배선 패턴의 배선층을 구비하는 배선 기판을 제조하는 방법을 제공한다. 먼저, 시드층을 구비한 기재를 준비한다. 시드층을 구비한 기재는, 제1 영역 및 상기 제1 영역 이외의 영역인 제2 영역으로 이루어지는 주면을 갖는 절연성 기재와, 상기 제1 영역 상에 마련된, 도전성의 시드층을 포함한다. 이어서, 적어도 상기 제2 영역 상에 도전층을 형성하여, 제1 처리 기재를 얻는다. 이어서, 제1 처리 기재 상에 절연층을 형성한다. 이어서, 상기 시드층을 노출시킨다. 이어서, 상기 시드층의 표면에 금속층을 형성한다. 여기서, 상기 제2 처리 기재와 양극 사이에, 금속 이온을 포함하는 용액을 함유하는 고체 전해질막을 배치하고, 상기 고체 전해질막과 상기 시드층을 압접시키면서, 상기 양극과 상기 시드층 사이에 전압을 인가한다. 그 후, 상기 절연층 및 상기 도전층을 제거한다.
AbstractList Provided is a method for manufacturing a wiring board having a wiring layer with a predetermined wiring pattern by using a solid electrolyte membrane. The method of the present invention comprises the following steps of: preparing a base material having a seed layer, wherein the base material having a seed layer includes an insulation base material having a circumferential surface comprised of a first area and a second area except for the first area and a conductive seed layer arranged on the first area; forming a conductive layer at least on the second area to obtain a first processing base material; forming an insulation layer on the first processing base material; exposing the seed layer; forming a metal layer on the surface of the seed layer; interposing a solid electrolyte membrane containing a solution having metal ions between the second processing base material and a positive electrode; applying a voltage between the positive electrode and the seed layer while press-welding the solid electrolyte membrane and the seed layer; and removing the insulation layer and the conductive layer. 고체 전해질막을 사용하여, 소정의 배선 패턴의 배선층을 구비하는 배선 기판을 제조하는 방법을 제공한다. 먼저, 시드층을 구비한 기재를 준비한다. 시드층을 구비한 기재는, 제1 영역 및 상기 제1 영역 이외의 영역인 제2 영역으로 이루어지는 주면을 갖는 절연성 기재와, 상기 제1 영역 상에 마련된, 도전성의 시드층을 포함한다. 이어서, 적어도 상기 제2 영역 상에 도전층을 형성하여, 제1 처리 기재를 얻는다. 이어서, 제1 처리 기재 상에 절연층을 형성한다. 이어서, 상기 시드층을 노출시킨다. 이어서, 상기 시드층의 표면에 금속층을 형성한다. 여기서, 상기 제2 처리 기재와 양극 사이에, 금속 이온을 포함하는 용액을 함유하는 고체 전해질막을 배치하고, 상기 고체 전해질막과 상기 시드층을 압접시키면서, 상기 양극과 상기 시드층 사이에 전압을 인가한다. 그 후, 상기 절연층 및 상기 도전층을 제거한다.
Author KONDOH HARUKI
KURODA KEIJI
YANAGIMOTO HIROSHI
OKAMOTO KAZUAKI
MORI RENTARO
Author_xml – fullname: MORI RENTARO
– fullname: YANAGIMOTO HIROSHI
– fullname: OKAMOTO KAZUAKI
– fullname: KURODA KEIJI
– fullname: KONDOH HARUKI
BookMark eNrjYmDJy89L5WRQ9XUN8fB3UXDzD1IICPJ3CXX29HNXCPcMAlHBoU7BIUGOIa48DKxpiTnFqbxQmptB2c01xNlDN7UgPz61uCAxOTUvtSTeO8jIwMjIAAiMzQwdjYlTBQAhhyXm
ContentType Patent
DBID EVB
DatabaseName esp@cenet
DatabaseTitleList
Database_xml – sequence: 1
  dbid: EVB
  name: esp@cenet
  url: http://worldwide.espacenet.com/singleLineSearch?locale=en_EP
  sourceTypes: Open Access Repository
DeliveryMethod fulltext_linktorsrc
Discipline Medicine
Chemistry
Sciences
DocumentTitleAlternate 배선 기판의 제조 방법
ExternalDocumentID KR20220000361A
GroupedDBID EVB
ID FETCH-epo_espacenet_KR20220000361A3
IEDL.DBID EVB
IngestDate Fri Jul 19 13:01:43 EDT 2024
IsOpenAccess true
IsPeerReviewed false
IsScholarly false
Language English
Korean
LinkModel DirectLink
MergedId FETCHMERGED-epo_espacenet_KR20220000361A3
Notes Application Number: KR20210079912
OpenAccessLink https://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20220103&DB=EPODOC&CC=KR&NR=20220000361A
ParticipantIDs epo_espacenet_KR20220000361A
PublicationCentury 2000
PublicationDate 20220103
PublicationDateYYYYMMDD 2022-01-03
PublicationDate_xml – month: 01
  year: 2022
  text: 20220103
  day: 03
PublicationDecade 2020
PublicationYear 2022
RelatedCompanies TOYOTA JIDOSHA KABUSHIKI KAISHA
RelatedCompanies_xml – name: TOYOTA JIDOSHA KABUSHIKI KAISHA
Score 3.3297644
Snippet Provided is a method for manufacturing a wiring board having a wiring layer with a predetermined wiring pattern by using a solid electrolyte membrane. The...
SourceID epo
SourceType Open Access Repository
SubjectTerms APPARATUS THEREFOR
CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS
CHEMISTRY
ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
ELECTRICITY
ELECTROFORMING
ELECTROLYTIC OR ELECTROPHORETIC PROCESSES
MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
METALLURGY
PRINTED CIRCUITS
PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTIONOF COATINGS
Title METHOD FOR PRODUCING WIRING SUBSTRATE
URI https://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20220103&DB=EPODOC&locale=&CC=KR&NR=20220000361A
hasFullText 1
inHoldings 1
isFullTextHit
isPrint
link http://utb.summon.serialssolutions.com/2.0.0/link/0/eLvHCXMwY2BQMTRNAraSjc11DUxSDXSBKcRMF9iNSNNNMwTWdiamBslAjaDVFn5mHqEmXhGmEUwMObC9MOBzQsvBhyMCc1QyML-XgMvrAsQglgt4bWWxflImUCjf3i3E1kUN2js2As3tGqu5ONm6Bvi7-DurOTvbegep-QVB5MCnrxg6MjOwAhvS5qD84BrmBNqXUoBcqbgJMrAFAM3LKxFiYMrOF2bgdIbdvSbMwOELnfIGMqG5r1iEQdXXNcTD30UB2HFTCAjydwl19vRzVwj3BC1oUAgOdQLdfxziKsqg7OYa4uyhC7QvHu69eO8gZMcZizGwADv-qRIMCqDT14ANNIs0YDfSBNjzsDRJM7VMSQG2gQxNzZMMLCUZZPCZJIVfWpqBC8QFDycYyzCwlBSVpsoCK9iSJDlwuAAAFoV3jg
link.rule.ids 230,309,783,888,25576,76876
linkProvider European Patent Office
linkToHtml http://utb.summon.serialssolutions.com/2.0.0/link/0/eLvHCXMwfV1LT4NAEJ7Uaqw3rRofVUlUbkQQKHIgRnZBkPIIUtsbCS0kRmMbi_HvO7tS7am3zU72mZ2d-WZmZwGuFL1ALVk1JFkrZQlPSF9CGFFJlYLSTtPlCTZk0RZR3xtqT2N93IL35VsYnif0mydHRI6aIL_X_L6e_xuxKI-tXNwUr1g1u3czi4oNOr5lvl1VpLblJDGNiUiIFaRilP7SePYV5WEDNlHJNhg_OC82e5cyXxUq7i5sJdjfR70HrbdZFzpk-fdaF7bDxuWNxYb7FvtwHTqZF1MBgZuQpDEdEj96FEY-C2gQnoc2-_84cw7g0nUy4kk4Xv63vDxIVyenHkIbgX95BALLvoYK2l2FMFJD5GFqlW5Op6gDKbpRyOYx9Nb1dLKefAEdLwsH-cCPglPYYSRuWlB70K4_v8ozFLZ1cc736AfdJnqB
openUrl ctx_ver=Z39.88-2004&ctx_enc=info%3Aofi%2Fenc%3AUTF-8&rfr_id=info%3Asid%2Fsummon.serialssolutions.com&rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Apatent&rft.title=METHOD+FOR+PRODUCING+WIRING+SUBSTRATE&rft.inventor=MORI+RENTARO&rft.inventor=YANAGIMOTO+HIROSHI&rft.inventor=OKAMOTO+KAZUAKI&rft.inventor=KURODA+KEIJI&rft.inventor=KONDOH+HARUKI&rft.date=2022-01-03&rft.externalDBID=A&rft.externalDocID=KR20220000361A