SEMICONDUCTOR PACKAGE

• Main Authors: KIM WON, CHO SUNG DONG, BAE JIN KUK, PARK HAE SEOK, LEE CHAN HO, LEE IN YOUNG, JUNG IL GEUN
• Format: Patent
• Language: English; Korean
• Published: 08.10.2021
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

Provided is a semiconductor package. The semiconductor package comprises: a base; a first chip on the base; and first connection patterns connecting and engaging the base and the first chip. The first chip includes: a substrate; pad patterns on the substrate; a passivation layer having opening units on the substrate; and pillars on the substrate. The pad patterns include: a first signal pad, and a second signal pad. The first connection patterns come in contact with the pillars. The pillars include: a first signal pillar coming in contact with the first signal pad; and a second signal pillar coming in contact with the second signal pad. The opening units of the passivation layer include: a first opening unit facing a side surface of the first signal pillar, and having a side wall surrounding a side surface of the first signal pillar; and a second opening unit facing a side surface of the second signal pillar, and having a side wall surrounding the side surface of the second signal pillar. The maximum width of the second opening unit is greater than the maximum width of the first opening unit. The present invention aims to provide a semiconductor package which is capable of having high reliability. 반도체 패키지를 제공한다. 이 반도체 패키지는 베이스; 상기 베이스 상의 제1 칩; 및 상기 베이스와 상기 제1 칩을 연결하며 결합시키는 제1 연결 패턴들을 포함한다. 상기 제1 칩은 기판, 상기 기판 상의 패드 패턴들, 상기 기판 상에서 개구부들을 갖는 패시베이션 층, 및 상기 기판 상의 필러들을 포함하고, 상기 패드 패턴들은 제1 신호 패드 및 제2 신호 패드를 포함하고, 상기 제1 연결 패턴들은 상기 필러들과 접촉하고, 상기 필러들은 상기 제1 신호 패드와 접촉하는 제1 신호 필러 및 상기 제2 신호 패드와 접촉하는 제2 신호 필러를 포함하고, 상기 패시베이션 층의 상기 개구부들은 상기 제1 신호 필러의 측면과 마주보며 상기 제1 신호 필러의 측면을 둘러싸는 측벽을 갖는 제1 개구부, 및 상기 제2 신호 필러의 측면과 마주보며 상기 제2 신호 필러의 상기 측면을 둘러싸는 측벽을 갖는 제2 개구부를 포함하고, 상기 제2 개구부의 최대 폭은 상기 제1 개구부의 최대 폭 보다 크다.