Semiconductor device and method for manufacturing the same

• Main Authors: LEE BONGHYUN, KIM YONG DURK, SEO MUNJUN
• Format: Patent
• Language: English; Korean
• Published: 15.06.2021
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

The present invention relates to a semiconductor element and to a manufacturing method thereof. More specifically, the semiconductor element includes: an area-oriented region and a performance-oriented region; standard cells disposed on each of the area-oriented region and the performance-oriented region; and a routing metal layer on the standard cells. The routing metal layer comprises: first routing wires on the area-oriented region; and second routing wires on the performance-oriented region. The minimum line width of the first routing wires is a first width, and the minimum line width of the second routing wires is a second width greater than the first width. A pitch between the first routing wires is a first pitch, and a pitch between the second routing wires is a second pitch greater than the first pitch. 본 발명은 반도체 소자 및 그의 제조 방법에 관한 것으로, 더욱 상세하게는, 면적 지향 영역 및 성능 지향 영역; 상기 면적 지향 영역 및 상기 성능 지향 영역 각각 상에 배치된 표준 셀들; 및 상기 표준 셀들 상의 라우팅 금속 층을 포함한다. 상기 라우팅 금속 층은: 상기 면적 지향 영역 상의 제1 라우팅 배선들; 및 상기 성능 지향 영역 상의 제2 라우팅 배선들을 포함한다. 상기 제1 라우팅 배선들의 최소 선폭은 제1 폭이고, 상기 제2 라우팅 배선들의 최소 선폭은 상기 제1 폭보다 큰 제2 폭이며, 상기 제1 라우팅 배선들간의 피치는 제1 피치이고, 상기 제2 라우팅 배선들간의 피치는 상기 제1 피치보다 큰 제2 피치이다.