DIFFERENT VIA CONFIGURATIONS FOR DIFFERENT VIA INTERFACE REQUIREMENTS

• Main Authors: WANG MEI YUN, CHAO KUO YI, HUANG PO YU, WANG CHAO HSUN, LIN RUEIJER, LIN WEI JUNG, LIN SHIH CHE, KAO CHEN YUAN, CHANG FENG YU
• Format: Patent
• Language: English; Korean
• Published: 08.04.2021
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

Disclosed are a via and a method of manufacturing a via, capable of exhibiting a reduced capacitance and a reduced resistance. An exemplary interconnect structure includes a first source/drain contact and a second source/drain contact disposed in a dielectric layer. The first source/drain contact makes physical contact with a first source/drain feature, and the second source/drain contact makes physical contact with a second source/drain feature. A first via having a first via layer configuration, a second via having a second via layer configuration, and a third via having a third via layer configuration are disposed in the dielectric layer. The first via and the second via extend into and make physical contact with the first source/drain contact and the second source/drain contact, respectively. A first thickness of the first via and a second thickness of the second via are equal to each other. The third via makes physical contact with a gate structure disposed between the first source/drain contact and the second source/drain contact. 감소된 커패시턴스 및 저항을 나타내는 비아를 제조하기 위한 방법과 함께 비아가 개시된다. 예시적인 상호접속 구조물은 유전체 층에 배치된 제1 소스/드레인 접촉부 및 제2 소스/드레인 접촉부를 포함한다. 제1 소스/드레인 접촉부는 제1 소스/드레인 피처와 물리적으로 접촉하고, 제2 소스/드레인 접촉부는 제2 소스/드레인 피처와 물리적으로 접촉한다. 제1 비아 층 구성을 갖는 제1 비아, 제2 비아 층 구성을 갖는 제2 비아, 및 제3 비아 층 구성을 갖는 제3 비아가 유전체 층에 배치된다. 제1 비아 및 제2 비아는 각각 제1 소스/드레인 접촉부 및 제2 소스/드레인 접촉부 내로 연장되어 이들과 물리적으로 접촉한다. 제1 비아의 제1 두께와 제2 비아의 제2 두께는 동일하다. 제3 비아는 제1 소스/드레인 접촉부와 제2 소스/드레인 접촉부 사이에 배치되는 게이트 구조물과 물리적으로 접촉한다.