Semiconductor device

• Main Authors: YANG JUNG GIL, PARK JUN BEOM, KIM SUN WOOK, BAE GEUM JONG, KIM TAE YOUNG
• Format: Patent
• Language: English; Korean
• Published: 25.11.2020
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

The present invention relates to a semiconductor device comprising: a first pin type pattern extending to be elongated in a first direction; a second pin type pattern extending to be elongated in the first direction and spaced apart from the first pin type pattern in a second direction; first and second gate patterns intersecting the first and second pin type patterns; third and fourth gate patterns intersecting the first pin type pattern between the first and second gate patterns; a fifth gate pattern intersecting the second pin type pattern and spaced apart from the third gate pattern in the second direction; a sixth gate pattern intersecting the second pin type pattern and spaced apart from the fourth gate pattern in the second direction; first to third semiconductor patterns sequentially disposed between the first and third gate patterns, the third and fourth gate patterns, and the fourth and second gate patterns on the first pin type pattern; and fourth to sixth semiconductor patterns sequentially disposed between the first and fifth gate patterns, the fifth and sixth gate patterns, and the sixth and second gate patterns on the second pin type pattern. Each of the first to fourth semiconductor patterns and the sixth semiconductor pattern is electrically connected to a wiring structure, and the fifth semiconductor pattern is not connected to the wiring structure. According to the present invention, operational characteristics of an SRAM can be improved. 반도체 장치는 제1 방향으로 길게 연장되는 제1 핀형 패턴, 제1 방향으로 길게 연장되고, 제1 핀형 패턴과 제2 방향으로 이격된 제2 핀형 패턴, 제1 핀형 패턴 및 제2 핀형 패턴과 교차하는 제1 게이트 패턴 및 제2 게이트 패턴, 제1 게이트 패턴 및 제2 게이트 패턴 사이에, 제1 핀형 패턴과 교차하는 제3 게이트 패턴 및 제4 게이트 패턴, 제2 핀형 패턴과 교차하고, 제3 게이트 패턴과 제2 방향으로 이격된 제5 게이트 패턴, 제2 핀형 패턴과 교차하고, 제4 게이트 패턴과 제2 방향으로 이격된 제6 게이트 패턴, 제1 핀형 패턴 상에서, 제1 게이트 패턴 및 제3 게이트 패턴 사이와, 제3 게이트 패턴 및 제4 게이트 패턴 사이와, 제4 게이트 패턴 및 제2 게이트 패턴 사이에 순차적으로 배치된 제1 내지 제3 반도체 패턴, 및 제2 핀형 패턴 상에서, 제1 게이트 패턴 및 제5 게이트 패턴 사이와, 제5 게이트 패턴 및 제6 게이트 패턴 사이와, 제6 게이트 패턴 및 상기 제2 게이트 패턴 사이에 순차적으로 배치된 제4 내지 제6 반도체 패턴을 포함하고, 제1 반도체 패턴 내지 제4 반도체 패턴과, 제6 반도체 패턴은 각각 배선 구조체와 전기적으로 연결되고, 제5 반도체 패턴은 배선 구조체와 비연결된다.