3차원 반도체 구조의 시각화

• Main Authors: ILORETA JONATHAN, DZIURA THADDEUS GERARD, XU KAIWEN, ROSENBERG AARON J, GELLINEAU ANTONIO, LEE LIE QUAN RICH, HENCH JOHN, CHOUAIB HOUSSAM, XU YIN, GUNDE ABHI, VELDMAN ANDREI
• Format: Patent
• Language: Korean
• Published: 16.10.2020
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIRCHEMICAL OR PHYSICAL PROPERTIES; MEASURING; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS; MEASURING LENGTH, THICKNESS OR SIMILAR LINEARDIMENSIONS; PHYSICS; SEMICONDUCTOR DEVICES; TESTING

반도체 계측 툴이 반도체 웨이퍼의 영역을 검사한다. 피검사 영역은 적어도 하나의 차원으로 주기적으로 배열된 3D 반도체 구조의 복수의 인스턴스를 포함한다. 검사 동안에 수집된 측정치에 기초하여 컴퓨터 시스템이 3D 반도체 구조의 각각의 인스턴스의 모델을 생성한다. 컴퓨터 시스템은 모델의 3D 형상을 보여주는 모델의 이미지를 렌더링하고, 그 이미지를 디스플레이용 디바이스에 제공한다. A semiconductor metrology tool inspects an area of a semiconductor wafer. The inspected area includes a plurality of instances of a 3D semiconductor structure arranged periodically in at least one dimension. A computer system generates a model of a respective instance of the 3D semiconductor structure based on measurements collected during the inspection. The computer system renders an image of the model that shows a 3D shape of the model and provides the image to a device for display.