HYBRID INTERPOSER AND SEMICONDUCTOR PACKAGE

• Main Authors: LEE YOUNG KWAN, CHO JUNG HYUN, HUR YOUNG SIK, KIM JONG ROK
• Format: Patent
• Language: English; Korean
• Published: 14.09.2020
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

One embodiment of the present disclosure provides a semiconductor package including: an interposer substrate including a core substrate having at least one cavity and having a through-via connecting an upper surface to a lower surface, and a connection structure that has an insulating member disposed on the upper surface of the core substrate and a redistribution layer formed on the insulating member; at least one semiconductor chip disposed on an upper surface of the connection structure of the interposer substrate, and having a connection pad connected to the redistribution layer; a passive component accommodated in the at least one cavity; a first insulating layer disposed between the core substrate and the connection structure to seal the at least one cavity; a first wiring layer disposed on the first insulating layer to connect the through-via and the passive component to the redistribution layer; a second insulating layer disposed on the lower surface of the core substrate; and a second wiring layer disposed on a lower surface of the second insulating layer, and connected to the through-via. 본 개시의 일 실시예는, 적어도 하나의 캐비티를 가지며 상면 및 하면을 연결하는 관통 비아를 갖는 코어 기판과, 상기 코어 기판의 상면에 배치된 절연 부재와 상기 절연 부재에 형성된 재배선층을 갖는 연결 구조체를 구비한 인터포저 기판;과, 상기 인터포저 기판의 연결 구조체의 상면에 배치되며, 상기 재배선층에 연결된 접속 패드를 갖는 적어도 하나의 반도체 칩;과, 상기 적어도 하나의 캐비티에 수용된 수동 부품;과, 상기 코어 기판과 상기 연결 구조체 사이에 배치되며 상기 적어도 하나의 캐비티를 봉합하는 제1 절연층;과, 상기 제1 절연층에 배치되며 상기 관통 비아와 상기 수동 부품을 상기 재배선층과 연결하는 제1 배선층;과, 상기 코어 기판의 하면에 배치된 제2 절연층;과, 상기 제2 절연층의 하면에 배치되며 상기 관통 비아에 연결되는 제2 배선층을 포함하는 반도체 패키지를 제공한다.