SELF-ALIGNED GATE EDGE AND LOCAL INTERCONNECT AND METHOD TO FABRICATE SAME

• Main Authors: BOHR MARK, LIAO SZUYA S, WEBB MILTON CLAIR, GHANI TAHIR
• Format: Patent
• Language: English; Korean
• Published: 14.07.2020
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

자기 정렬 게이트 에지 및 로컬 상호접속 구조들, 및 자기 정렬 게이트 에지 및 로컬 상호접속 구조들의 제조 방법이 설명된다. 일례에서, 반도체 구조는 기판 위에 배치되고 제1 방향으로 길이를 갖는 반도체 핀을 포함한다. 게이트 구조가 반도체 핀 위에 배치되며, 게이트 구조는 제1 방향에 수직인 제2 방향으로 제2 단부에 대향하는 제1 단부를 갖는다. 게이트 에지 분리 구조들의 쌍이 반도체 핀의 중앙에 배치된다. 게이트 에지 분리 구조들의 쌍 중 제1 게이트 에지 분리 구조가 게이트 구조의 제1 단부에 바로 인접하게 배치되고, 게이트 에지 분리 구조들의 쌍 중 제2 게이트 에지 분리 구조가 게이트 구조의 제2 단부에 바로 인접하게 배치된다. Self-aligned gate edge and local interconnect structures and methods of fabricating self-aligned gate edge and local interconnect structures are described. In an example, a semiconductor structure includes a semiconductor fin disposed above a substrate and having a length in a first direction. A gate structure is disposed over the semiconductor fin, the gate structure having a first end opposite a second end in a second direction, orthogonal to the first direction. A pair of gate edge isolation structures is centered with the semiconductor fin. A first of the pair of gate edge isolation structures is disposed directly adjacent to the first end of the gate structure, and a second of the pair of gate edge isolation structures is disposed directly adjacent to the second end of the gate structure.