BUMP LAYOUT FOR COPLANARITY IMPROVEMENT

• Main Authors: LIU KUO CHIO, CHOU MATT, CHU CHE JUNG, LO CHUN YEN, CHEN WEN MING, HUANG CHENG LIN, LIU MIN TAR, CHIAO FU KANG, LI LING WEI
• Format: Patent
• Language: English; Korean
• Published: 08.04.2020
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

A method includes the following steps of: storing a first design for conductive bumps on a first surface of an interposer, wherein the conductive bumps in the first design have the same cross section area; grouping the conductive bumps of the first design into a first group of conductive bumps located in a first area of the first surface and a second group of conductive bumps located in a second area of the first surface, wherein the bump pattern density of the second area is lower than the bump pattern density of the first area; forming a second design by modifying the first design, wherein the modification of the first design includes the modification of the cross section area of the conductive bumps of the second group in the second area; and forming conductive bumps on the first surface of the interposer in accordance with the second design. After the step of forming the conductive bumps on the first surface of the interposer in accordance with the second design, the conductive bumps of the first group and the conductive bumps of the second group have different cross section areas. 방법은 인터포저의 제1 표면 상에 있는 도전성 범프를 위한 제1 디자인 - 제1 디자인 내의 도전성 범프들은 동일한 단면적을 가짐 - 을 수용하는 단계; 제1 디자인의 도전성 범프들을 제1 표면의 제1 영역에 있는 제1 그룹의 도전성 범프와, 제1 표면의 제2 영역에 있는 제2 그룹의 도전성 범프로 그룹화하는 단계로서, 제2 영역의 범프 패턴 밀도는 제1 영역의 범프 패턴 밀도보다 낮은 것인 도전성 범프들을 그룹화하는 단계; 제1 디자인을 수정하는 것 - 제1 디자인을 수정하는 것은 제2 영역에 있는 제2 그룹의 도전성 범프의 단면적을 수정하는 것을 포함함 - 에 의해 제2 디자인을 형성하는 단계; 및 제2 디자인에 따라 인터포저의 제1 표면 상에 도전성 범프를 형성하는 단계를 포함하고, 제2 디자인에 따라 인터포저의 제1 표면 상에 도전성 범프를 형성하는 단계 후, 제1 그룹의 도전성 범프와 제2 그룹의 도전성 범프는 상이한 단면적을 갖는다.