SEMICONDUCTOR DEVICE

제1의 반도체 장치는, 제1 층간절연막과, 제1 층간절연막 내에 매입되고, 일방의 표면이 제1 층간절연막의 일방의 표면과 동일면상에 위치한 제1 전극 패드와, 제1 층간절연막 내에 매입되고, 일방의 표면이 제1 층간절연막의 일방의 표면과 동일면상에 위치하고, 제1 전극 패드의 주위에 배설된 제1 더미 전극을 포함하는 제1 배선층과, 제2 층간절연막과, 제2 층간절연막 내에 매입되고, 일방의 표면이 제2 층간절연막의 일방의 표면과 동일 표면상에 위치하고, 또한 제1 전극 패드에 접합된 제2 전극 패드와, 일방의 표면이 제2 층간절연막...

Full description

Saved in:
Bibliographic Details
Main Authors FUJII NOBUTOSHI, KAGAWA YOSHIHISA
Format Patent
LanguageEnglish
Korean
Published 03.03.2020
Subjects
Online AccessGet full text

Cover

Loading…