회로 설계를 위한 신경망 기반의 물리적 합성

회로 설계를 위한 물리적 합성은, 프로세서를 사용하여, 타이밍 요건을 충족시키지 않는 회로 설계의 신호 경로에 관련된 피쳐들을 결정하는 단계(320), 프로세서를 사용하여, 제1 신경망 모델을 통해 피쳐들을 프로세싱하는 단계(330)로서, 제1 신경망 모델은 제1 물리적 합성 최적화의 효과를 나타내도록 트레이닝되는, 단계, 및 프로세서를 사용하여, 제1 신경망 모델로부터의 결과에 기초하여 신호 경로에 대한 제1 물리적 합성 최적화를 선택적으로 수행하는 단계(335, 340)를 포함할 수 있다. Physical synthesis fo...

Full description

Saved in:
Bibliographic Details
Main Authors NG AARON, BASU PRABAL, DAS SABYASACHI
Format Patent
LanguageKorean
Published 06.09.2019
Subjects
Online AccessGet full text

Cover

Loading…
Abstract 회로 설계를 위한 물리적 합성은, 프로세서를 사용하여, 타이밍 요건을 충족시키지 않는 회로 설계의 신호 경로에 관련된 피쳐들을 결정하는 단계(320), 프로세서를 사용하여, 제1 신경망 모델을 통해 피쳐들을 프로세싱하는 단계(330)로서, 제1 신경망 모델은 제1 물리적 합성 최적화의 효과를 나타내도록 트레이닝되는, 단계, 및 프로세서를 사용하여, 제1 신경망 모델로부터의 결과에 기초하여 신호 경로에 대한 제1 물리적 합성 최적화를 선택적으로 수행하는 단계(335, 340)를 포함할 수 있다. Physical synthesis for a circuit design can include determining, using a processor, features relating to a signal path of the circuit design not meeting a timing requirement, processing the features through a first neural network model using the processor, wherein the first neural network model is trained to indicate an effectiveness of a first physical synthesis optimization, and selectively performing, using the processor, the first physical synthesis optimization for the signal path based upon a result from the first neural network model.
AbstractList 회로 설계를 위한 물리적 합성은, 프로세서를 사용하여, 타이밍 요건을 충족시키지 않는 회로 설계의 신호 경로에 관련된 피쳐들을 결정하는 단계(320), 프로세서를 사용하여, 제1 신경망 모델을 통해 피쳐들을 프로세싱하는 단계(330)로서, 제1 신경망 모델은 제1 물리적 합성 최적화의 효과를 나타내도록 트레이닝되는, 단계, 및 프로세서를 사용하여, 제1 신경망 모델로부터의 결과에 기초하여 신호 경로에 대한 제1 물리적 합성 최적화를 선택적으로 수행하는 단계(335, 340)를 포함할 수 있다. Physical synthesis for a circuit design can include determining, using a processor, features relating to a signal path of the circuit design not meeting a timing requirement, processing the features through a first neural network model using the processor, wherein the first neural network model is trained to indicate an effectiveness of a first physical synthesis optimization, and selectively performing, using the processor, the first physical synthesis optimization for the signal path based upon a result from the first neural network model.
Author BASU PRABAL
DAS SABYASACHI
NG AARON
Author_xml – fullname: NG AARON
– fullname: BASU PRABAL
– fullname: DAS SABYASACHI
BookMark eNrjYmDJy89L5WSweTur5_XCOQpvWpa82tzyeukehTdzWt5OBQp0L3i1ae_r5XMVXu3Y8HrDjDdzZyi8XrPn9bI1bxY0KryduvJNy0YeBta0xJziVF4ozc2g7OYa4uyhm1qQH59aXJCYnJqXWhLvHWRkYGhpYGhgYmRo7mhMnCoA7YNDhw
ContentType Patent
DBID EVB
DatabaseName esp@cenet
DatabaseTitleList
Database_xml – sequence: 1
  dbid: EVB
  name: esp@cenet
  url: http://worldwide.espacenet.com/singleLineSearch?locale=en_EP
  sourceTypes: Open Access Repository
DeliveryMethod fulltext_linktorsrc
Discipline Medicine
Chemistry
Sciences
Physics
ExternalDocumentID KR20190104217A
GroupedDBID EVB
ID FETCH-epo_espacenet_KR20190104217A3
IEDL.DBID EVB
IngestDate Fri Jul 19 13:00:00 EDT 2024
IsOpenAccess true
IsPeerReviewed false
IsScholarly false
Language Korean
LinkModel DirectLink
MergedId FETCHMERGED-epo_espacenet_KR20190104217A3
Notes Application Number: KR20197024049
OpenAccessLink https://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20190906&DB=EPODOC&CC=KR&NR=20190104217A
ParticipantIDs epo_espacenet_KR20190104217A
PublicationCentury 2000
PublicationDate 20190906
PublicationDateYYYYMMDD 2019-09-06
PublicationDate_xml – month: 09
  year: 2019
  text: 20190906
  day: 06
PublicationDecade 2010
PublicationYear 2019
RelatedCompanies XILINX, INC
RelatedCompanies_xml – name: XILINX, INC
Score 3.2033536
Snippet 회로 설계를 위한 물리적 합성은, 프로세서를 사용하여, 타이밍 요건을 충족시키지 않는 회로 설계의 신호 경로에 관련된 피쳐들을 결정하는 단계(320), 프로세서를 사용하여, 제1 신경망 모델을 통해 피쳐들을 프로세싱하는 단계(330)로서, 제1 신경망 모델은 제1 물리적 합성 최적화의...
SourceID epo
SourceType Open Access Repository
SubjectTerms CALCULATING
COMPUTING
COUNTING
ELECTRIC DIGITAL DATA PROCESSING
PHYSICS
Title 회로 설계를 위한 신경망 기반의 물리적 합성
URI https://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20190906&DB=EPODOC&locale=&CC=KR&NR=20190104217A
hasFullText 1
inHoldings 1
isFullTextHit
isPrint
link http://utb.summon.serialssolutions.com/2.0.0/link/0/eLvHCXMwY2BQAfZ00lItktJ0gXWRka5JmjGwHDROtADtRku0NALWMangGV1fPzOPUBOvCNMIJoYc2F4Y8Dmh5eDDEYE5KhmY30vA5XUBYhDLBby2slg_KRMolG_vFmLrogbtHQNrN0sDMzUXJ1vXAH8Xf2c1Z2db7yA1vyCIHLDrAWyBOzIzsIIa0qCT9l3DnED7UgqQKxU3QQa2AKB5eSVCDEzZ-cIMnM6wu9eEGTh8oVPewgzs4DWaycVAQWg-LBZhsHk7q-f1wjkKb1qWvNrc8nrpHoU3c1reTgUKdC94tWnv6-VzFV7t2PB6w4w3c2covF6z5_WyNW8WNCq8nbryTctGUQZlN9cQZw9doIPi4f6P9w5Cdr2xGANLXn5eqgSDgmmSUTKw4EwySDNJNTFJNE4yTwW275IMUsAbpI0tJRlk8JkkhV9amoELxAUvqDKTYWApKSpNlQXWwCVJcuCAAwBJdJnG
link.rule.ids 230,309,786,891,25594,76906
linkProvider European Patent Office
linkToHtml http://utb.summon.serialssolutions.com/2.0.0/link/0/eLvHCXMwY2BQAfZ00lItktJ0gXWRka5JmjGwHDROtADtRku0NALWMangGV1fPzOPUBOvCNMIJoYc2F4Y8Dmh5eDDEYE5KhmY30vA5XUBYhDLBby2slg_KRMolG_vFmLrogbtHQNrN0sDMzUXJ1vXAH8Xf2c1Z2db7yA1vyCIHLDrAWyBOzIzsJqDzucFNZ7CnED7UgqQKxU3QQa2AKB5eSVCDEzZ-cIMnM6wu9eEGTh8oVPewgzs4DWaycVAQWg-LBZhsHk7q-f1wjkKb1qWvNrc8nrpHoU3c1reTgUKdC94tWnv6-VzFV7t2PB6w4w3c2covF6z5_WyNW8WNCq8nbryTctGUQZlN9cQZw9doIPi4f6P9w5Cdr2xGANLXn5eqgSDgmmSUTKw4EwySDNJNTFJNE4yTwW275IMUsAbpI0tJRlk8JkkhV9anoHTI8TXJ97H089bmoELJAVeXGUmw8BSUlSaKgusjUuS5MCBCACjYZyz
openUrl ctx_ver=Z39.88-2004&ctx_enc=info%3Aofi%2Fenc%3AUTF-8&rfr_id=info%3Asid%2Fsummon.serialssolutions.com&rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Apatent&rft.title=%ED%9A%8C%EB%A1%9C+%EC%84%A4%EA%B3%84%EB%A5%BC+%EC%9C%84%ED%95%9C+%EC%8B%A0%EA%B2%BD%EB%A7%9D+%EA%B8%B0%EB%B0%98%EC%9D%98+%EB%AC%BC%EB%A6%AC%EC%A0%81+%ED%95%A9%EC%84%B1&rft.inventor=NG+AARON&rft.inventor=BASU+PRABAL&rft.inventor=DAS+SABYASACHI&rft.date=2019-09-06&rft.externalDBID=A&rft.externalDocID=KR20190104217A