SEMICONDUCTOR DEVICE

• Main Author: TAKEMURA YASUHIKO
• Format: Patent
• Language: English; Korean
• Published: 17.05.2019
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; INFORMATION STORAGE; PHYSICS; SEMICONDUCTOR DEVICES; STATIC STORES

An objective of the present invention is to improve maintenance characteristics of a memory device using a semiconductor with a large bandgap, such an oxide semiconductor. According to the present invention, a bit line control transistor is inserted into a bit line in series and the minimum potential of a gate thereof is designated to be a sufficient positive value. The gate of the bit line control transistor is connected to a bit line control circuit connected to a cell, and the like. The minimum potential of the bit line is higher than that of a word line. The bit line is blocked by the bit line control transistor when power supplied from the outside is shut off such that it prevents an electric charge accumulated in the bit line from leaking. In this case, the potential of a gate of a cell transistor is 0 V and the potential of a source or drain (bit line) thereof is sufficiently higher than that of the gate such that the cell transistor becomes a sufficient off-state and thus data can be maintained. Moreover, it is preferred to provide a circuit changing the potential of the word line into a sufficiently negative potential when the power supplied from the outside is shut off. 본 발명은 산화물 반도체처럼 밴드 갭이 큰 반도체를 사용한 메모리 장치의 유지 특성을 향상시킨다. 비트선에 비트선 제어 트랜지스터를 직렬로 삽입하고, 그 게이트의 최저 전위는 충분한 음의 값이 되도록 한다. 비트선 제어 트랜지스터의 게이트는, 전지 등에 접속하는 비트선 제어 회로에 접속된다. 비트선의 최저 전위는 워드선의 최저 전위보다 높게 되도록 한다. 외부로부터 전원의 공급이 차단되었을 때 비트선 제어 트랜지스터에 의하여 비트선이 차단되므로 비트선에 축적된 전하가 유출되는 것이 충분히 억제된다. 이 때, 셀 트랜지스터의 게이트의 전위는 0V인 한편, 그 소스나 드레인(비트선)의 전위는 게이트보다 충분히 높기 때문에 셀 트랜지스터는 충분한 오프 상태가 되어 데이터를 유지할 수 있다. 또는, 외부로부터 전원의 공급이 차단되었을 때 워드선의 전위를 충분한 음의 전위로 할 수 있는 회로를 제공하여도 좋다.