3 Three dimensional semiconductor device

• Main Authors: KIM BYOUNG TAEK, LEE KYUNGHWAN, SEO DONGKYUN, KIM YONGSEOK, LIM JUNHEE, KIM TAE HUN
• Format: Patent
• Language: English; Korean
• Published: 17.05.2019
• Subjects: ELECTRICITY

Provided is a three-dimensional semiconductor memory device, which comprises: an electrode structure including gate electrodes and insulating layers alternately stacked on a substrate; a semiconductor pattern extending in a first direction perpendicular to an upper surface of the substrate, and penetrating the electrode structure; a tunnel insulating layer disposed between the semiconductor pattern and the electrode structure; a blocking insulating layer disposed between the tunnel insulating layer and the electrode structure; and a charge storage layer disposed between the blocking insulating layer and the tunnel insulating layer, and having first charge trap layers having a first energy band gap and a second charge trap layer having a second energy band gap greater than the first energy band gap. Each of the first charge trap layers may be embedded in the second charge trap layer between the gate electrodes and the semiconductor pattern. 3차원 반도체 메모리 장치가 제공된다. 3차원 반도체 메모리 장치는 기판 상에 번갈아 적층된 게이트 전극들 및 절연막들을 포함하는 전극 구조체; 상기 기판의 상면에 수직하는 제 1 방향으로 연장되며, 상기 전극 구조체를 관통하는 반도체 패턴; 상기 반도체 패턴과 상기 전극 구조체 사이에 배치된 터널 절연막; 상기 터널 절연막과 상기 전극 구조체 사이에 배치된 블록킹 절연막; 및 상기 블록킹 절연막과 상기 터널 절연막 사이에 배치된 전하 저장막으로서, 상기 전하 저장막은 제 1 에너지 밴드 갭을 갖는 제 1 전하 트랩막들 및 상기 제 1 에너지 밴드 갭보다 큰 제 2 에너지 밴드 갭을 갖는 제 2 전하 트랩막을 포함하되, 상기 제 1 전하 트랩막들 각각은 상기 게이트 전극들과 상기 반도체 패턴 사이에서 상기 제 2 전하 트랩막 내에 임베디드될 수 있다.