SEMICONDUCTOR DEVICES AND METHODS OF MANUFACTURING SEMICONDUCTOR DEVICES

• Main Authors: LEE, JIN WOOK, LEE, BYEONG CHAN, JUNG, JONG KI, YANG, KWANG YONG, KANG, MYUNG IL, KIM, YOON HAE, LEE, KWAN HEUM
• Format: Patent
• Language: English; Korean
• Published: 01.12.2016
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

The present invention provides a semiconductor device having excellent electrical characteristics and a manufacturing method thereof. According to one embodiment of the present invention, the semiconductor device comprises: a substrate including a first and a second region; first gate structures arranged at first intervals in the first region; second gate structures arranged at second intervals in the second region; a first spacer arranged on the first spacer; a second spacer arranged on a side wall of the second gate structures; and a third spacer arranged on the second spacer. A sum of a thickness of the first spacer and the thickness of the insulation layer in the side wall of the first gate structure is substantially identical with a sum of a thickness of the second spacer and a thickness of the third spacer in the side wall of the second gate structure. 본 발명의 실시예에 따른 반도체 소자는, 제1 영역 및 제2 영역을 포함하는 기판, 제1 영역에 제1 간격으로 배치된 제1 게이트 구조물들, 제2 영역에 제2 간격으로 배치된 제2 게이트 구조물들, 제1 게이트 구조물들의 측벽에 배치된 제1 스페이서, 제1 스페이서 상에 배치된 절연층, 제2 게이트 구조물들의 측벽에 배치된 제2 스페이서 및 제2 스페이서 상에 배치된 제3 스페이서를 포함한다. 제1 게이트 구조물의 측벽에서의 제 1 스페이서의 두께와 절연층의 두께의 합은 제2 게이트 구조물의 측벽에서의 제2 스페이서의 두께와 제3 스페이서의 두께의 합과 실질적으로 동일할 수 있다.