INTERCONNECT STRUCTURES AND METHODS OF FORMING SAME

• Main Authors: HUANG YING WEN, CHENG JYE YEN, HUANG YI CHUN, CHIANG WEN CHUAN, YAO CHIH HSIANG
• Format: Patent
• Language: English; Korean
• Published: 26.10.2016
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

A semiconductor device of an embodiment includes a first conductive feature part in a dielectric layer, and a second conductive feature part which is on the dielectric layer and is electrically connected to the first conductive feature part. The second conductive feature part includes a dual damascene structure, further includes an upper part in the line part of the second conductive feature part and a via part, and further includes a lower part in the via part of the second conductive feature part. The lower part includes a conductive material different from the upper part. The thickness of the lower part is at least about 20% of the total thickness of the via part of the second conductive feature part. So, interconnect electro-migration (EM) reliability and robustness can be improved. 일 실시예의 반도체 디바이스는 유전체 층 내의 제1 전도성 특징부, 그리고 유전체 층 위에 있으며 제1 전도성 특징부에 전기적으로 연결되는 제2 전도성 특징부를 포함한다. 제2 전도성 특징부는 이중 다마신 구조를 포함하며, 제2 전도성 특징부의 라인 부분 및 비아 부분 양자 내에서의 상부 부분을 더 포함하고, 제2 전도성 특징부의 비아 부분에서의 하부 부분을 더 포함한다. 상기 하부 부분은 상부 부분과 상이한 전도성 재료를 포함하며, 하부 부분의 두께는 제2 전도성 특징부의 비아 부분의 총 두께의 적어도 약 20%이다.