PACKAGE ON PACKAGE ARCHITECTURE AND METHOD FOR MAKING

• Main Authors: GANESAN SANKA, MEYER THORSTEN, NIMKAR NITESH, GUZEK JOHN S, REINGRUBER KLAUS
• Format: Patent
• Language: English; Korean
• Published: 28.06.2016
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

본 개시 내용의 실시예는 패키지 어셈블리 및 패키지 어셈블리를 제조하는 방법에 관한 것이다. 일 실시예에서, 패키지 어셈블리는 몰드 화합물에 적어도 부분적으로 임베딩되는 다이와, 스루 몰드 비아(a through mold via : TMV)를 포함한다. TMV는 실질적으로 수직인 측면을 가질 수 있거나, 또는 가변 형상을 갖는 2개의 상이한 부분을 포함할 수 있다. 몇몇 예에서, 제조 동안 사전 제조된 비아 바가 사용될 수 있다. 본 개시 내용의 패키지 어셈블리는 0.3mm 미만의 피치를 갖는 패키지 온 패키지(POP) 인터커넥트를 포함할 수 있다. 다른 실시예가 기술되고 및/또는 청구되어 있다. Embodiments of the present disclosure are directed to package assemblies and methods for fabricating package assemblies. In one embodiment, a package assembly includes a die at least partially embedded in a mold compound; and a through mold via (TMV). The TMV may have vertical sides or may include two different portions with varying shapes. In some instances, prefabricated via bars may be used during fabrication. Package assemblies of the present disclosure may include package-on-package (POP) interconnects having a pitch of less than 0.3 mm. Other embodiments may be described and/or claimed.