A DATA PROCESSING APPARATUS AND METHOD FOR CONTROLLING PERFORMANCE OF SPECULATIVE VECTOR OPERATIONS
데이터 처리장치와 추론 벡터 연산의 수행을 제어하는 방법이 제공된다. 이 장치는, 복수의 벡터 성분들을 각각 포함하는 벡터 피연산자들에 대해 추론 벡터 연산들의 시퀀스를 행하는 처리회로와, 추론 벡터 연산들을 겪을 각각의 벡터 피연산자의 벡터 성분들의 수를 표시하는 추론 폭 표시를 유지하는 추론 제어회로를 구비한다. 추론 폭 표시는 추론 벡터 연산들의 시퀀스의 수행 이전에 초기값으로 설정된다. 처리회로는 추론 벡터 연산들의 시퀀스의 수행중에 진행 표시들을 발생하고, 추론 제어회로는, 진행 표시들과 추론 축소 기준을 참조하여 추론 축...
Saved in:
Main Authors | , |
---|---|
Format | Patent |
Language | English Korean |
Published |
08.06.2016
|
Subjects | |
Online Access | Get full text |
Cover
Loading…
Abstract | 데이터 처리장치와 추론 벡터 연산의 수행을 제어하는 방법이 제공된다. 이 장치는, 복수의 벡터 성분들을 각각 포함하는 벡터 피연산자들에 대해 추론 벡터 연산들의 시퀀스를 행하는 처리회로와, 추론 벡터 연산들을 겪을 각각의 벡터 피연산자의 벡터 성분들의 수를 표시하는 추론 폭 표시를 유지하는 추론 제어회로를 구비한다. 추론 폭 표시는 추론 벡터 연산들의 시퀀스의 수행 이전에 초기값으로 설정된다. 처리회로는 추론 벡터 연산들의 시퀀스의 수행중에 진행 표시들을 발생하고, 추론 제어회로는, 진행 표시들과 추론 축소 기준을 참조하여 추론 축소 상태의 존재를 검출한다. 추론 축소 상태는, 추론 폭 표시의 축소가 추론 폭 표시의 축소가 없는 연속된 연산에 대해 데이터 처리장치의 적어도 한 개의 성능 특성을 향상시킬 것으로 예측된다는 것을 표시하는 상태이다. 추론 제어회로는 추론 축소 상태의 검출에 응답하여 추론 폭 표시를 축소시킨다. 이와 같은 구성은 추론 벡터 연산을 수행할 때 (예를 들어 스루풋 및/또는 에너지 소비 면에서) 성능을 증가시킨다.
A data processing apparatus and a method of controlling performance of speculative vector operations are provided. The apparatus comprises processing circuitry for performing a sequence of speculative vector operations on vector operands, each vector operand comprising a plurality of vector elements, and speculation control circuitry for maintaining a speculation width indication indicating the number of vector elements of each vector operand to be subjected to the speculative vector operations. The speculation width indication is set to an initial value prior to performance of the sequence of speculative vector operations. The processing circuitry generates progress indications during performance of the sequence of speculative vector operations, and the speculation control circuitry detects, with reference to the progress indications and speculation reduction criteria, presence of a speculation reduction condition. The speculation reduction condition is a condition indicating that a reduction in the speculation width indication is expected to improve at least one performance characteristic of the data processing apparatus relative to continued operation without the reduction in the speculation width indication. The speculation control circuitry is responsive to detection of the speculation reduction condition to reduce the speculation width indication. This can significantly increase performance (for example in terms of throughput and/or energy consumption) when performing speculative vector operations. |
---|---|
AbstractList | 데이터 처리장치와 추론 벡터 연산의 수행을 제어하는 방법이 제공된다. 이 장치는, 복수의 벡터 성분들을 각각 포함하는 벡터 피연산자들에 대해 추론 벡터 연산들의 시퀀스를 행하는 처리회로와, 추론 벡터 연산들을 겪을 각각의 벡터 피연산자의 벡터 성분들의 수를 표시하는 추론 폭 표시를 유지하는 추론 제어회로를 구비한다. 추론 폭 표시는 추론 벡터 연산들의 시퀀스의 수행 이전에 초기값으로 설정된다. 처리회로는 추론 벡터 연산들의 시퀀스의 수행중에 진행 표시들을 발생하고, 추론 제어회로는, 진행 표시들과 추론 축소 기준을 참조하여 추론 축소 상태의 존재를 검출한다. 추론 축소 상태는, 추론 폭 표시의 축소가 추론 폭 표시의 축소가 없는 연속된 연산에 대해 데이터 처리장치의 적어도 한 개의 성능 특성을 향상시킬 것으로 예측된다는 것을 표시하는 상태이다. 추론 제어회로는 추론 축소 상태의 검출에 응답하여 추론 폭 표시를 축소시킨다. 이와 같은 구성은 추론 벡터 연산을 수행할 때 (예를 들어 스루풋 및/또는 에너지 소비 면에서) 성능을 증가시킨다.
A data processing apparatus and a method of controlling performance of speculative vector operations are provided. The apparatus comprises processing circuitry for performing a sequence of speculative vector operations on vector operands, each vector operand comprising a plurality of vector elements, and speculation control circuitry for maintaining a speculation width indication indicating the number of vector elements of each vector operand to be subjected to the speculative vector operations. The speculation width indication is set to an initial value prior to performance of the sequence of speculative vector operations. The processing circuitry generates progress indications during performance of the sequence of speculative vector operations, and the speculation control circuitry detects, with reference to the progress indications and speculation reduction criteria, presence of a speculation reduction condition. The speculation reduction condition is a condition indicating that a reduction in the speculation width indication is expected to improve at least one performance characteristic of the data processing apparatus relative to continued operation without the reduction in the speculation width indication. The speculation control circuitry is responsive to detection of the speculation reduction condition to reduce the speculation width indication. This can significantly increase performance (for example in terms of throughput and/or energy consumption) when performing speculative vector operations. |
Author | KERSHAW DANIEL REID ALASTAIR DAVID |
Author_xml | – fullname: KERSHAW DANIEL – fullname: REID ALASTAIR DAVID |
BookMark | eNqNyk0KgzAQQOEs2kX_7jDQdUFbdT_EsUo1E5LoVkTSVVHB3p-m0AN09eDx7cVmmie_EyNCjg5BG5ZkbaXugFqjQddaQJVDQ67kHAo2IFk5w3X9RZpMWA0qScAFWE2yrdFVHUFH0gXNgYTByh7F9jm8Vn_69SDOBTlZXvwy935dhtFP_t0_zDWKsyjK0jhJ8faf-gBOrDcS |
ContentType | Patent |
DBID | EVB |
DatabaseName | esp@cenet |
DatabaseTitleList | |
Database_xml | – sequence: 1 dbid: EVB name: esp@cenet url: http://worldwide.espacenet.com/singleLineSearch?locale=en_EP sourceTypes: Open Access Repository |
DeliveryMethod | fulltext_linktorsrc |
Discipline | Medicine Chemistry Sciences Physics |
DocumentTitleAlternate | 데이터 처리장치 및 추론 벡터 연산의 수행 제어방법 |
ExternalDocumentID | KR20160065145A |
GroupedDBID | EVB |
ID | FETCH-epo_espacenet_KR20160065145A3 |
IEDL.DBID | EVB |
IngestDate | Fri Aug 30 05:42:01 EDT 2024 |
IsOpenAccess | true |
IsPeerReviewed | false |
IsScholarly | false |
Language | English Korean |
LinkModel | DirectLink |
MergedId | FETCHMERGED-epo_espacenet_KR20160065145A3 |
Notes | Application Number: KR20167011068 |
OpenAccessLink | https://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20160608&DB=EPODOC&CC=KR&NR=20160065145A |
ParticipantIDs | epo_espacenet_KR20160065145A |
PublicationCentury | 2000 |
PublicationDate | 20160608 |
PublicationDateYYYYMMDD | 2016-06-08 |
PublicationDate_xml | – month: 06 year: 2016 text: 20160608 day: 08 |
PublicationDecade | 2010 |
PublicationYear | 2016 |
RelatedCompanies | ARM LIMITED |
RelatedCompanies_xml | – name: ARM LIMITED |
Score | 2.9989176 |
Snippet | 데이터 처리장치와 추론 벡터 연산의 수행을 제어하는 방법이 제공된다. 이 장치는, 복수의 벡터 성분들을 각각 포함하는 벡터 피연산자들에 대해 추론 벡터 연산들의 시퀀스를 행하는 처리회로와, 추론 벡터 연산들을 겪을 각각의 벡터 피연산자의 벡터 성분들의 수를 표시하는 추론 폭 표시를... |
SourceID | epo |
SourceType | Open Access Repository |
SubjectTerms | CALCULATING COMPUTING COUNTING ELECTRIC DIGITAL DATA PROCESSING PHYSICS |
Title | A DATA PROCESSING APPARATUS AND METHOD FOR CONTROLLING PERFORMANCE OF SPECULATIVE VECTOR OPERATIONS |
URI | https://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20160608&DB=EPODOC&locale=&CC=KR&NR=20160065145A |
hasFullText | 1 |
inHoldings | 1 |
isFullTextHit | |
isPrint | |
link | http://utb.summon.serialssolutions.com/2.0.0/link/0/eLvHCXMwfV3dT8IwEL8gfr4pavxA00Szt0VgZYwHYkrXieI-MgrhjWyjS4wGiMz473sboD7x2OulaS_59e7a-wC4j4zYolRFemqlbZ3ShtLjpF3TFY0VVXVlGip_73A9szekL-PmuAQfm1yYok7od1EcERGVIN6z4r5e_D1i2UVs5fIhfkPS_NGRHVtbe8d1NMdrlmZ3OyLwbZ9rnHf6oeaFqzlUt3XaZDuwi4Z0K8eDGHXzvJTFf6XiHMNegOvNshMovc8rcMg3vdcqcOCuv7wrsF_EaCZLJK5xuDyFhBGbSUaC0Of5feg9ERYELGRyOCDMs4krZM-3Cbp4hPueDH302ZEpECGS3LwhDfEdMggEH74y-TwSZCS4RG4fWVapxWdw5wjJezrue_Irpkk__H9I4xzKs_lMXQBR08hEz442GmlMU7SHlGGlaBnQaRS1WrF5CdVtK11tn76Go3xYhE9ZVShnn1_qBhV1Ft8W8v0BRaqOlg |
link.rule.ids | 230,309,783,888,25576,76876 |
linkProvider | European Patent Office |
linkToHtml | http://utb.summon.serialssolutions.com/2.0.0/link/0/eLvHCXMwfV3dT8JADG8QP_BNUeMH6iWavS0CO8Z4IOa4bU5hHxkH4Y1scEuMBojM-O_bDVCeeG2b5u6Str_etT2Ax0iLDUplpCZG0lIprUs1nrSqqqSxpLImdU1m9x2upzsD-jZqjArwuemFyeeE_uTDEdGiJmjvae6vF_-XWGZeW7l8it-RNH-2RdtU1tlxDeF41VDMTtsKfNPnCuftbqh44YqH4bZGG2wP9hFkNzN7sIadrC9lsR1U7BM4CFDfLD2Fwse8DCW--XutDEfu-sm7DId5jeZkicS1HS7PYMKIyQQjQejzzB96L4QFAQuZGPQJ80ziWsLxTYIpHuG-J0Ifc3YUCqwQSW72IQ3xbdIPLD7oMfE6tMjQ4gKlfRRZtRafw4NtCe6ouO7x3zGNu-H2JrULKM7mM3kJRE4jHTM7Wq8nMU0QD0nNSBAZ0GkUNZuxfgWVXZqud7PvoeQItzfGbXRv4Dhj5aVURgWK6de3vMWgncZ3-Vn_AiK1kYk |
openUrl | ctx_ver=Z39.88-2004&ctx_enc=info%3Aofi%2Fenc%3AUTF-8&rfr_id=info%3Asid%2Fsummon.serialssolutions.com&rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Apatent&rft.title=A+DATA+PROCESSING+APPARATUS+AND+METHOD+FOR+CONTROLLING+PERFORMANCE+OF+SPECULATIVE+VECTOR+OPERATIONS&rft.inventor=KERSHAW+DANIEL&rft.inventor=REID+ALASTAIR+DAVID&rft.date=2016-06-08&rft.externalDBID=A&rft.externalDocID=KR20160065145A |