SEMICONDUCTOR DEVICE AND METHOD FOR CONTROLLING SEMICONDUCTOR DEVICE
To solve the problem in which: it may be unable to acquire trace information needed by an application developer if a sufficient storage region cannot be secured.SOLUTION: A semiconductor device performs exclusive control between a first processor element and a second processor element using a spin l...
Saved in:
Main Authors | , |
---|---|
Format | Patent |
Language | English Japanese |
Published |
06.05.2021
|
Subjects | |
Online Access | Get full text |
Cover
Loading…
Abstract | To solve the problem in which: it may be unable to acquire trace information needed by an application developer if a sufficient storage region cannot be secured.SOLUTION: A semiconductor device performs exclusive control between a first processor element and a second processor element using a spin lock. Each of the first and second processor elements includes a processing unit and a storage unit. The processing unit generates first spin rock trace information and second spin lock trace information, determines a second spin lock operating state after the second spin lock trace information is generated on the basis of the first spin lock operating state and the second spin lock trace information after the first pin lock trace information is generated, generates an output control signal for determining whether to store the second spin lock information in the storage unit according to the second spin lock operating state.SELECTED DRAWING: Figure 1
【課題】十分な記憶領域を確保できない場合には、アプリケーションの開発者が必要とするトレース情報を取得できない恐れがある。【解決手段】半導体装置は、スピンロックを用いて第1および第2のプロセッサエレメント間の排他制御を行う。第1および第2のプロセッサエレメントの各々は、処理部および記憶部を有する。処理部は、第1のスピンロックトレース情報および第2のスピンロックトレース情報を生成し、第1のスピンロックトレース情報が生成された後の第1のスピンロック動作状態および第2のスピンロックトレース情報に基づいて、第2のスピンロックトレース情報が生成された後の第2のスピンロック動作状態を判断し、第2のスピンロック動作状態に応じて、第2のスピンロックトレース情報を記憶部に格納するか否かを判断するための出力制御信号を生成する。【選択図】図1 |
---|---|
AbstractList | To solve the problem in which: it may be unable to acquire trace information needed by an application developer if a sufficient storage region cannot be secured.SOLUTION: A semiconductor device performs exclusive control between a first processor element and a second processor element using a spin lock. Each of the first and second processor elements includes a processing unit and a storage unit. The processing unit generates first spin rock trace information and second spin lock trace information, determines a second spin lock operating state after the second spin lock trace information is generated on the basis of the first spin lock operating state and the second spin lock trace information after the first pin lock trace information is generated, generates an output control signal for determining whether to store the second spin lock information in the storage unit according to the second spin lock operating state.SELECTED DRAWING: Figure 1
【課題】十分な記憶領域を確保できない場合には、アプリケーションの開発者が必要とするトレース情報を取得できない恐れがある。【解決手段】半導体装置は、スピンロックを用いて第1および第2のプロセッサエレメント間の排他制御を行う。第1および第2のプロセッサエレメントの各々は、処理部および記憶部を有する。処理部は、第1のスピンロックトレース情報および第2のスピンロックトレース情報を生成し、第1のスピンロックトレース情報が生成された後の第1のスピンロック動作状態および第2のスピンロックトレース情報に基づいて、第2のスピンロックトレース情報が生成された後の第2のスピンロック動作状態を判断し、第2のスピンロック動作状態に応じて、第2のスピンロックトレース情報を記憶部に格納するか否かを判断するための出力制御信号を生成する。【選択図】図1 |
Author | UCHIDA TAKURO FUJIOKA ATSUSHI |
Author_xml | – fullname: FUJIOKA ATSUSHI – fullname: UCHIDA TAKURO |
BookMark | eNrjYmDJy89L5WRwCXb19XT293MJdQ7xD1JwcQ3zdHZVcPRzUfB1DfHwd1FwA4oC5UOC_H18PP3cFbCp52FgTUvMKU7lhdLcDEpuriHOHrqpBfnxqcUFicmpeakl8V4BRgZGhgbmRgbmJo7GRCkCAOBkLhM |
ContentType | Patent |
DBID | EVB |
DatabaseName | esp@cenet |
DatabaseTitleList | |
Database_xml | – sequence: 1 dbid: EVB name: esp@cenet url: http://worldwide.espacenet.com/singleLineSearch?locale=en_EP sourceTypes: Open Access Repository |
DeliveryMethod | fulltext_linktorsrc |
Discipline | Medicine Chemistry Sciences Physics |
DocumentTitleAlternate | 半導体装置および半導体装置の制御方法 |
ExternalDocumentID | JP2021072074A |
GroupedDBID | EVB |
ID | FETCH-epo_espacenet_JP2021072074A3 |
IEDL.DBID | EVB |
IngestDate | Fri Jul 19 12:46:19 EDT 2024 |
IsOpenAccess | true |
IsPeerReviewed | false |
IsScholarly | false |
Language | English Japanese |
LinkModel | DirectLink |
MergedId | FETCHMERGED-epo_espacenet_JP2021072074A3 |
Notes | Application Number: JP20190200349 |
OpenAccessLink | https://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20210506&DB=EPODOC&CC=JP&NR=2021072074A |
ParticipantIDs | epo_espacenet_JP2021072074A |
PublicationCentury | 2000 |
PublicationDate | 20210506 |
PublicationDateYYYYMMDD | 2021-05-06 |
PublicationDate_xml | – month: 05 year: 2021 text: 20210506 day: 06 |
PublicationDecade | 2020 |
PublicationYear | 2021 |
RelatedCompanies | RENESAS ELECTRONICS CORP |
RelatedCompanies_xml | – name: RENESAS ELECTRONICS CORP |
Score | 3.4565616 |
Snippet | To solve the problem in which: it may be unable to acquire trace information needed by an application developer if a sufficient storage region cannot be... |
SourceID | epo |
SourceType | Open Access Repository |
SubjectTerms | CALCULATING COMPUTING COUNTING ELECTRIC DIGITAL DATA PROCESSING PHYSICS |
Title | SEMICONDUCTOR DEVICE AND METHOD FOR CONTROLLING SEMICONDUCTOR DEVICE |
URI | https://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20210506&DB=EPODOC&locale=&CC=JP&NR=2021072074A |
hasFullText | 1 |
inHoldings | 1 |
isFullTextHit | |
isPrint | |
link | http://utb.summon.serialssolutions.com/2.0.0/link/0/eLvHCXMwfV3dS8MwED_m_HzT6lCnEkT6Vpxb-vVQZEta62Btqd3Y22hLCypsw1b8973ETfcge0wuHMnBL5dfcncBuNNpbpVdmmlGL9U1-pBRzabIUtLStIu8o-eWLhKFR4Hhj-lwqk8b8L7OhZF1Qr9kcUREVI54r-V-vfy7xOIytrK6z16xa_HoJQ5XV-wY-YveMVQ-cNwo5CFTGXOGkRrEPzKziw6zvwO7eI42BRzcyUCkpSw3fYp3DHsRqpvXJ9B4SxU4ZOuv1xQ4GK1evBXYlyGaeYWdKxhWp8BfhPXCgI9ZEsaEu5Nn5pJ-wMnITfyQE6R2BOVJHCJXD57If-PP4NZzE-ZrOLHZrxlmw2hjEb0WNOeLeXEOpKBICjLLRl9kinrzdom4NVOzJwLJytS6gPYWRZdbpW04Ei0Z4WdcQbP--Cyu0QvX2Y203jd7HIPE |
link.rule.ids | 230,309,783,888,25576,76876 |
linkProvider | European Patent Office |
linkToHtml | http://utb.summon.serialssolutions.com/2.0.0/link/0/eLvHCXMwfV1LT8MwDLbGeIwbDBAwHhFCvVXskb4OE9qSjjLoQ6WbdpvaqpUAqZtYEX8fJ2ywA9o1jizH0hfnS2wH4FajqZm3aaLqnVhTaSuhqkWRpcS5YWVpU0tNTRQKu57ujOhwok0q8L6qhZF9Qr9kc0REVIp4L-V-Pf-7xOIyt3Jxl7zi0Ox-EHW5smTHyF-0pq7wftcOfO4zhbHuMFC88EdmtDFg9rZgG8_YhoCDPe6LspT5ekwZHMBOgOqK8hAqb3Edamz19Vod9tzli3cddmWKZrrAwSUMF0fAX4T3fI-PWOSHhNvjR2aTnseJa0eOzwlSO4LyKPSRq3sP5L_5x3AzsCPmqGjY9NcN02GwtojOCVSLWZGdAskokoLEtDAWGaLfvJUjbo3Y6IhEsjw2z6CxQdH5Ruk11JzIfZ6irU8N2BcSme2nX0C1_PjMLjEil8mV9OQ31WKGtw |
openUrl | ctx_ver=Z39.88-2004&ctx_enc=info%3Aofi%2Fenc%3AUTF-8&rfr_id=info%3Asid%2Fsummon.serialssolutions.com&rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Apatent&rft.title=SEMICONDUCTOR+DEVICE+AND+METHOD+FOR+CONTROLLING+SEMICONDUCTOR+DEVICE&rft.inventor=FUJIOKA+ATSUSHI&rft.inventor=UCHIDA+TAKURO&rft.date=2021-05-06&rft.externalDBID=A&rft.externalDocID=JP2021072074A |