MANUFACTURING METHOD OF SILICON CARBIDE SEMICONDUCTOR DEVICE AND INSPECTION SYSTEM

• Main Authors: INADA NAOMI, MIKI HIROSHI, SAGAWA MASAKAZU
• Format: Patent
• Language: English; Japanese
• Published: 31.10.2019
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIRCHEMICAL OR PHYSICAL PROPERTIES; MEASURING; PHYSICS; SEMICONDUCTOR DEVICES; TESTING

To remove a defective chip with a block micro-pipe, while suppressing increase of a cost and deterioration of a through-put.SOLUTION: A manufacturing method of a semiconductor device, includes: a first silicon carbide substrate; and an epitaxial layer formed on the first silicon carbide substrate. The manufacturing method comprises: a first step of acquiring defective position information on the epitaxial layer; a second step of acquiring micro-pipe position information on a second silicon carbide substrate cut out from a crystallization similar to that of the first silicon carbide; and a third step of comparing the defective position information on the epitaxial layer with the micro-pipe position information on the second silicon carbide substrate to determine the micro-pipe position existing in the epitaxial layer.SELECTED DRAWING: Figure 1 【課題】コストの増加やスループットの低下を抑制しながら，閉塞マイクロパイプのある欠陥チップの除去を行なう。【解決手段】第１の炭化ケイ素基板と，第１の炭化ケイ素基板上に形成されたエピタキシャル層とを有する半導体装置の製造方法である。この製造方法は，エピタキシャル層の欠陥位置情報を取得する第１の工程と，第１の炭化ケイ素基板と同一の結晶から切り出された第２の炭化ケイ素基板のマイクロパイプ位置情報を取得する第２の工程と，エピタキシャル層の欠陥位置情報と第２の炭化ケイ素基板のマイクロパイプ位置情報を比較して，エピタキシャル層に存在するマイクロパイプ位置を決定する第３の工程を備える。【選択図】 図１