ÄNDERUNGSTOLERANTE LESE-UNTERSTÜTZUNGSSCHALTUNG FÜR SRAM

• Main Authors: Fujiwara, Hidehiro, Lin, Chih-Yu, Singh, Sahil Preet, Chen, Yen-Huei, Liao, Hung-Jen, Pan, Hsien-Yu
• Format: Patent
• Language: German
• Published: 02.01.2020
• Subjects: INFORMATION STORAGE; PHYSICS; STATIC STORES

Es wird eine Lese-Unterstützungsschaltung offenbart, die eine Lese-Unterstützung selektiv für eine Mehrzahl von Speicherzellen während einer Lese-Operation der Mehrzahl von Speicherzellen bereitstellt. Die Lese-Unterstützungsschaltung weist eine Spannungsteilerschaltung und eine Mehrzahl von Schreibleitungs-Treiberschaltungen auf. Die Spannungsteilerschaltung ist so konfiguriert, dass sie eine Versorgungsspannung teilt und eine Schreibleitungs-Sourcespannung an einem Ausgang der Spannungsteilerschaltung für die Mehrzahl von Schreibleitungs-Treiberschaltungen bereitstellt. Jede Schreibleitungs-Treiberschaltung ist so konfiguriert, dass sie die Schreibleitungs-Sourcespannung empfängt und in Reaktion auf ein entsprechendes individuelles Aktivierungssignal, das jede Schreibleitungs-Treiberschaltung steuert, die Schreibleitungs-Sourcespannung selektiv an eine entsprechende Schreibleitung anlegt. Außerdem ist jede Schreibleitungs-Treiberschaltung über die entsprechende Schreibleitung mit einer entsprechenden Speicherzelle der Mehrzahl von Speicherzellen verbunden, sodass die entsprechende Schreibleitung eine entsprechende Schreibleitungsspannung zum Bereitstellen einer Lese-Unterstützung während der Lese-Operation bereitstellt. A read assist circuit is disclosed that selectively provides read assistance to a number of memory cells during a read operation of the number of memory cells. The read assist circuit includes a voltage divider circuit and a number of write line driver circuits. The voltage divider circuit is configured to voltage-divide a power supply voltage and provide a source write line voltage at an output of the voltage divider circuit to the number of write line driver circuits. Each write line driver circuit is configured to receive the source write line voltage and selectively apply the source write line voltage to a corresponding write line according to a corresponding individual enable signal that controls each write driver circuit. Further, each write line driver circuit is coupled to a corresponding memory cell of the number of memory cells via the corresponding write line so that the corresponding write line provides a corresponding write line voltage to provide read assistance during the read operation.