Mehrfachchip-Leistungshalbleiterbauteil

• Main Authors: Mahler, Joachim, Bemmerl, Thomas, Prueckl, Anton
• Format: Patent
• Language: German
• Published: 11.04.2019
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

Elektronisches Bauteil (600,700), umfassend:einen ersten Chipträger (110a,110b);einen zweiten Chipträger (120a,120b), der von dem ersten Chipträger (110) isoliert ist;wobei der erste und zweite Chipträger jeweils eine Doppelschichtstruktur umfassen, welche eine obere Schicht und eine über elektrisch leitende Durchgangsleitungen mit der oberen Schicht verbundene untere Schicht umfasst;einen ersten Leistungshalbleiterchip (111), der auf der oberen Schicht der Doppelschichtstruktur des ersten Chipträgers (110) angebracht und elektrisch damit verbunden ist;einen zweiten Leistungshalbleiterchip (121), der auf der oberen Schicht der Doppelschichtstruktur des zweiten Chipträger (120) angebracht und elektrisch damit verbunden ist;ein elektrisch isolierendes Material (150), das zumindest teilweise den ersten Leistungshalbleiterchip (111) und den zweiten Leistungshalbleiterchip (121) sowie die elektrisch leitenden Durchgangsleitungen umgibt; undeine elektrische Verbindung (131), die den ersten Leistungshalbleiterchip (111) mit dem zweiten Leistungshalbleiterchip (121) elektrisch verbindet, wobei die elektrische Verbindung (131) eine Kontaktklemme, einen galvanisch abgeschiedenen Leiter oder einen elektrisch leitenden Bonddraht umfasst. An electronic device includes a first chip carrier and a second chip carrier isolated from the first chip carrier. A first power semiconductor chip is mounted on and electrically connected to the first chip carrier. A second power semiconductor chip is mounted on and electrically connected to the second chip carrier. An electrically insulating material is configured to at least partially surround the first power semiconductor chip and the second power semiconductor chip. An electrical interconnect is configured to electrically connect the first power semiconductor chip to the second power semiconductor chip, wherein the electrical interconnect has at least one of a contact clip and a galvanically deposited conductor.