一种带高阶补偿电路的基准源电路结构

本发明公开了一种带高阶补偿电路的基准源电路结构，包括：pnp型三极管Q1、Q2、Q3、Q4、Q5，p型MOS管M1、M2、M3、M4、M5、M6、M7、M8，n型MOS管M9，M10，电阻R1、R2、R3，以及单端输出运放A1；p型MOS管M1、M2、M3，单端输出运放A1，电阻R1，以及pnp型三极管Q1、Q2、Q3、Q4构成正温度系数电流产生电路，用于产生包含一阶项和高阶项的电流；其中，Q1并联在Q2上，Q3并联在Q4；p型MOS管M5、M6、M7、M8、M9、M10，电阻R3，以及pnp型三极管Q5构成零温度系数电流产生电路，用于为Q3提供电流偏置；p型MOS管M4，电阻R2，以及pnp...

Full description

Saved in:
Bibliographic Details
Format Patent
LanguageChinese
Published 10.04.2020
Subjects
CONTROLLING
PHYSICS
REGULATING
SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
Online AccessGet full text

Cover

More Information
Summary:本发明公开了一种带高阶补偿电路的基准源电路结构，包括：pnp型三极管Q1、Q2、Q3、Q4、Q5，p型MOS管M1、M2、M3、M4、M5、M6、M7、M8，n型MOS管M9，M10，电阻R1、R2、R3，以及单端输出运放A1；p型MOS管M1、M2、M3，单端输出运放A1，电阻R1，以及pnp型三极管Q1、Q2、Q3、Q4构成正温度系数电流产生电路，用于产生包含一阶项和高阶项的电流；其中，Q1并联在Q2上，Q3并联在Q4；p型MOS管M5、M6、M7、M8、M9、M10，电阻R3，以及pnp型三极管Q5构成零温度系数电流产生电路，用于为Q3提供电流偏置；p型MOS管M4，电阻R2，以及pnp型三极管Q5构成输出支路，用于输出基准电压。本发明的结构设计简便且温度系数较低。
Bibliography:Application Number: CN201911312751